a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 1 Une réponse possible.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 2 1- Abstraction spécifique que le matériel fournit au logiciel de bas niveau.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 3 2- Partie active de lordinateur, qui suit à la lettre les instructions des programmes additionne les nombres, teste les nombres, etc..

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 4 3- Un autre nom pour le processeur.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 5 4- Approche de la conception matérielle et logiciel ; le système est constitué de couches hiérarchiques, où chaque couche inférieure dissimule des détails au niveau immédiatement supérieur.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 6 5- Nombre en base 2

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 7 6- Chiffre binaire.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 8 7- Ensemble de mises en oeuvre dune même architecture de jeu dinstructions ; ces mises en oeuvre sont disponibles simultanément et varient en prix et en performances.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 9 8- Composante du processeur qui effectue les opérations arithmétiques.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Composante du processeur qui indique quoi faire au chemin des données, à la mémoire, et aux dispositifs dE/S, en fonction des instructions du programme.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Le matériel qui obéit à labstraction quest larchitecture de jeu dinstructions.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Machines à hautes performances, qui coûtent plus dun million de dollars.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Commande simple donnée à un ordinateur.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Circuit intégré couramment utilisé pour construire la mémoire principale.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Intégre des douzaines à des centaines de transistors sur une même puce.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Intègre des centaines de milliers à des millions de transistors sur une même puce.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Emplacement des programmes lorsquils sexécutent, contient également des données.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Défaut microscopique dune tranche.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Surnom donné à un circuit intégré.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Interrupteur marche/arrêt contrôlé électriquement.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Pourcentage de puces correctes par rapport au nombre total de puces dune tranches.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Programme qui gère les ressources dun ordinateur au bénéfice des programmes qui sexécutent sur la machine.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Programme qui traduit une version symbolique dune instruction en une version binaire.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Programme qui traduit une notation en langage de plus haut niveau en langage assembleur.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Composant rectangulaire issu du découpage en dés dune tranche.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Petite mémoire rapide qui se comporte comme un tampon pour la mémoire principale.

a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement Substance ne conduisant pas bien lélectricité.