Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Électronique de base du processeur
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Plan du cours : 2ème Partie
Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A
Objectifs Identifier l’interface entre le logiciel de plus bas niveau et le matériel Comprendre la problématique de l’architecture du jeu d’instruction.
Objectifs Nous allons construire la partie contrôle de L ’UC qui permet de piloter le chemin de données en fonction du type de l ’opération. En fonction.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
Introduction Par définition, dans un modèle à cycle unique, le cycle d’horloge doit avoir la même durée pour toutes les instructions. Le cycle d’horloge.
Le processeur Introduction Construction d ’un chemin de données
L ’informatique : la mécanique de l ’abstraction
Le Concept du programme enregistré
2.Les différentes architectures (Louis)
Les microprocesseurs A. Objectifs de la séquence:
Système d’exploitation : Assembleur
Système d’exploitation : Assembleur

Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
Système d’exploitation : Assembleur
Introduction : Compilation et Traduction
SÉQUENCE D’ACTIONS SUR
Architecture et programmation des ordinateurs
Architecture de base d’un ordinateur
Gestion des Périphériques
Architecture des Ordinateurs
Fonctionnement des Unités de Traitement
Algorithmique et Programmation
Système d’exploitation : Assembleur
LES SYSTEMES AUTOMATISES
Architecture et technologie des ordinateurs II
Chap. 2 - Structure d’un ordinateur
Mécanismes d'exécution et de communication
Répéter dans un programme avec une Instruction itérative
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Logique programmée & Microprocesseurs
Cours Architecture des Systèmes Informatiques
Architecture Des Ordinateurs Microprocesseur Et Mémoire
Chapitre 9 : La machine MIASM
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
Cours Architecture des Systèmes Informatiques
Architecture d'un ordinateur
Les Microcontrôleurs 68HCXX
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Architectures des ordinateurs
Les Machines RAM.
Architecture et technologie des ordinateurs II
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. Tél Fax Jean-Jacques Girardot
PICAXE LE MICRO-CONTROLEUR.
INFOR 101 Chapitre 5 Marianne Morris.
Un programme Algorithme permettant au processeur de s'alimenter:
Exécution d ’un programme en 6809: Présentation du programme
Adresses: 2 Données: sur un octet Adresses: 4 Données: sur un octet Adresses: 4 Données: sur un mot de 16 bits 2.
BEP Electronique - Systèmes microprogrammés
Simulateur de microcontrôleur Intel 80C51
Contrôle 1 Mise en place du contrôle Chemin de données Mémoire Entrées Contrôle Sorties.
Patricia Renault UPMC 2005/2006
Chapitre 3 L’accès aux données.
Architecture des ordinateurs
Architecture d’un ordinateur
Formations Système Embarqué & Informatique Industrielle
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Chapitre IV Architecture de VonNeumann. I/ Introduction John VonNeumann est un mathématicien d’origine Hongroise qui a participé au projet Manhattan.
Fonctionnement de l'unité centrale
Transcription de la présentation:

Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme

Les microprogrammes Le cycle de base Un exemple complet L ’exécution

Cycle de base Recherche de l’instruction Exécution de l’instruction Pointage vers l’instruction suivante

Réalisation du contrôleur +1 LCO PSR LEC LMM CRI CRA CEA EDA ECR EMM Sorties de contrôle du chemin de données État suivant Registre d’état Entrées venant du champ de code-op du registre instruction

Cycle de base Recherche de l’instruction Exécution de l’instruction Pointage vers l’instruction suivante L’adresse de l’instruction à exécuter est dans le compteur ordinal L’adresse est mise dans le registre d’adresse de la mémoire L’instruction passe de la mémoire au registre instruction par l’intermédiaire du registre mot

Le fonctionnement LCO PSR LEC LMM CRI 2 XXXX LCO PSR LEC LMM CRI CRA CEA +1 PSR EDA ECR EMM CRA PSR LEC LMM CEA 2 XXXX

Cycle de base Recherche de l’instruction Exécution de l’instruction Pointage vers l’instruction suivante Le compteur ordinal est incrémenté de 1 pour pointer sur l’adresse de l’instruction suivante. Remarque : Pour une instruction conditionnelle (Si Alors Sinon), le compteur ordinal n’est pas incrémenté, il est chargé avec l’adresse de l’instruction à exécuter.

Le fonctionnement Inc 4 COP=C6 LCO PSR LEC LMM CRI CRA PSR LEC LMM CEA +1 PSR EDA ECR EMM CRA PSR LEC LMM CEA 4 COP=C6

Cycle de base Recherche de l’instruction Exécution de l’instruction Pointage vers l’instruction suivante La partie code de l’opération (ce que doit faire l’instruction) du registre instruction est décodée. Le contrôleur envoie les signaux de contrôle pour piloter le chemin de données. Les données se propagent à travers le chemin de données. Il est nécessaire de mettre au point,une méthodologie de synchronisation, pour définir à quel moment les signaux peuvent être lus et écrits.

Le fonctionnement CAD PSR LEC LMM CEA CRA EDA COP=C6 LCO PSR LEC LMM CRI CRA PSR LEC LMM CEA +1 PSR EDA ECR EMM CRA PSR LEC LMM CEA COP=C6

Cycle de base Recherche de l’instruction Pointage vers l’instruction suivante Exécution de l’instruction Et on recommence

Le fonctionnement LCO PSR LEC LMM CRI 2 XXXX LCO PSR LEC LMM CRI CRA CEA +1 PSR EDA ECR EMM CRA PSR LEC LMM CEA 2 XXXX

Hiérarchie de traduction Un exemple complet { int a=8, b=4, c; c=a+b; } ? Compilateur LD A,(F800h) ADD A,(F810h) st (F820h),A Hiérarchie de traduction Assembleur 08 04 -- 3AF800 C6F810 32F820 08 F800 04 F810 -- F820 3AF800 FB00 C6F810 FB01 32F820 FB02 Chargeur en Mémoire

L’architecture Compteur Ordinal Accumulateur Bus d’adresses U.A.L. 1 LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM Bus de données

Charger le programme Compteur Ordinal Accumulateur Bus d’adresses Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 FB00 1 LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM Bus de données

Extraction de l ’instruction Unité Centrale Compteur Ordinal 1 Mémoire centrale FB00 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA +1 U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le compteur ordinal est incrémenté Unité Centrale Compteur Ordinal Mémoire centrale FB01 +1 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA +1 U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le chargement : les signaux à piloter Unité Centrale Compteur Ordinal 1 Mémoire centrale FB01 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 08 Bus d’adresses FB00 PSR CRA +1 U.A.L. CAD LEC ECR H 08 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Extraction de l ’instruction Unité Centrale Compteur Ordinal 1 Mémoire centrale FB01 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 08 Bus d’adresses FB01 PSR CRA +1 U.A.L. CAD LEC ECR H Registre mot CEB C6 F8 10 Registre Instruction C6 F8 10 EDA CEA CRI LMM EMM Bus de données

² FB02 Unité Centrale Mémoire centrale Compteur Ordinal +1 Données Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA +1 U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB C6 F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Exécution Unité Centrale Mémoire centrale 12 F810 08 04 04 Compteur Ordinal 1 Mémoire centrale FB02 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses F810 PSR CRA +1 U.A.L. 08 04 CAD LEC ECR H 04 Registre mot CEB C6 F810 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Extraction de l ’instruction Unité Centrale Compteur Ordinal 1 Mémoire centrale FB02 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses FB02 PSR CRA +1 U.A.L. CAD LEC ECR H 32 F8 20 Registre mot CEB 32 F8 20 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le compteur ordinal est incrémenté Unité Centrale Compteur Ordinal 1 Mémoire centrale FB03 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses FB02 PSR CRA +1 U.A.L. CAD LEC ECR H 32 F8 20 Registre mot CEB 32 F8 20 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Exécution Unité Centrale Mémoire centrale 12 F820 12 Compteur Ordinal FB03 Données F800 08 F810 04 F820 12 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses F820 PSR CRA +1 U.A.L. CAD LEC ECR H 12 Registre mot CEB 32 F820 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le programme est terminé Unité Centrale Compteur Ordinal 1 Mémoire centrale FB03 Données F800 08 F810 04 F820 12 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses F800 PSR CRA Contrôleur U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM Bus de données

La micro-programmation Commande 1 Commande 2 Commande n Phase i 1 1 Adresse suivante Phase i+1 1 1 1 Adresse suivante 1 1 1 Micro-commande Chargement RA Chargement drapeaux Mémoire de micro-programme Adresse de la micro- instruction suivante Registre instruction Compteur Décodeur Commandes Adresse