Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.

Slides:



Advertisements
Présentations similaires
LES NOMBRES PREMIERS ET COMPOSÉS
Advertisements

[number 1-100].
Le moteur
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
Qui a le nombre qui vient après 8 ?
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Classe : …………… Nom : …………………………………… Date : ………………..
Est Ouest Sud 11 1 Nord 1 Laval Du Breuil, Adstock, Québec I-17-17ACBLScore S0417 Allez à 1 Est Allez à 4 Sud Allez à 3 Est Allez à 2 Ouest RndNE
Les Prepositions.
Plan du cours : 2ème Partie
Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A
Performances 1 Évolution : Performance. Performances 2 Évolution : Mémoire.
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons construire la partie contrôle de L ’UC qui permet de piloter le chemin de données en fonction du type de l ’opération. En fonction.
Les éléments de mémorisation
Introduction Par définition, dans un modèle à cycle unique, le cycle d’horloge doit avoir la même durée pour toutes les instructions. Le cycle d’horloge.
Le processeur Introduction Construction d ’un chemin de données
L ’informatique : la mécanique de l ’abstraction
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Ecriture simplifiée d'une somme de relatifs
1 Théorie des Graphes Cycle Eulérien. 2 Rappels de définitions On dit qu'une chaîne est un chemin passant par toutes les arêtes du graphe. On dit qu'un.
Cours Systèmes logiques
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
Architecture de base d’un ordinateur
Gestion des Périphériques
2-1 CIRCUITS ÉLECTRIQUES SIMPLES
1.2 COMPOSANTES DES VECTEURS
SUJET D’ENTRAINEMENT n°2
La Saint-Valentin Par Matt Maxwell.
Les pointeurs Modes d’adressage de variables. Définition d’un pointeur. Opérateurs de base. Opérations élémentaires. Pointeurs et tableaux. Pointeurs et.
Gilbert TOUT NEST QUE CALCUL Vous vous êtes certainement déjà demandé ce que voulait dire « se donner à 100% » ?
Tournoi de Flyball Bouin-Plumoison 2008 Tournoi de Flyball
Architecture et technologie des ordinateurs II
Notre calendrier français MARS 2014
COURS DE PROGRAMMATION ORIENTEE OBJET :
C'est pour bientôt.....
Veuillez trouver ci-joint
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Mise en forme en Mathématiques
ECOLE DES HAUTES ETUDES COMMERCIALES MARKETING FONDAMENTAL
LUNDI – MARDI – MERCREDI – JEUDI – VENDREDI – SAMEDI – DIMANCHE
ECOLE DES HAUTES ETUDES COMMERCIALES MARKETING FONDAMENTAL
SUJET D’ENTRAINEMENT n°1
Traitement de différentes préoccupations Le 28 octobre et 4 novembre 2010.
ECOLE DES HAUTES ETUDES COMMERCIALES MARKETING FONDAMENTAL
10 paires -. 9 séries de 3 étuis ( n° 1 à 27 ) 9 positions à jouer 5 tables Réalisé par M..Chardon.
CALENDRIER-PLAYBOY 2020.
USAM BRIDGE H O W E L L -CLASSIQUE
9 paires séries de 3 étuis ( n° 1 à 27 )
Quel est l’intérêt d’utiliser le diagramme de Gantt dans la démarche de projet A partir d’un exemple concret, nous allons pouvoir exploiter plusieurs parties.
Architecture Des Ordinateurs Microprocesseur Et Mémoire
Architecture Chapitre 4 Interruptions. 2 Plan Principe Schéma d’acquisition Les états d’une interruption Décentralisation des interruptions Exemples.
Les Chiffres Prêts?
Chapitre 9 : La machine MIASM
Relevez le numéro de votre logo préféré et adressez-le à : En cas d’hésitation, vous pouvez choisir jusqu’à 3 logos. Seront pris.
Chapitre 3 :Algèbre de Boole
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
3-Présentation d’un µP simple
Les Machines RAM.
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. Tél Fax Jean-Jacques Girardot
Patricia Renault UPMC 2005/2006
Architecture d’un ordinateur
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Transcription de la présentation:

Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions définit beaucoup d’aspects de la mise en œuvre

Le processeur Introduction Construction d ’un chemin de données Définition du contrôle

Mise en œuvre du sous ensemble Voici les instructions que la machine doit être capable de réaliser : LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur. Charge et Range : Mémoire Opération : Traitement de l’info

Un exemple complet : une addition { int a=8, b=4, c; c=a+b; } ? Compilateur LD A,(F800h) ADD A,(F810h) ST (F820h),A Hiérarchie de traduction Assembleur 08 04 -- 3AF800 C6F810 32F820 11011110000 F800 01101010101 F810 - - F820 10000100100 FB00 01100000111 FB01 10001001010 FB02 Chargeur en Mémoire

Description générale Unité centrale Mémoire Bus d ’adresse CP 1 Mémoire centrale Bus d ’adresse Accumulateur Bus d’adresses Registre adresse Contrôleur U.A.L. H Registre Instruction Bus de données Vue abstraite : L ’UC et la mémoire communiquent par l ’intermédiaire de bus.

Description générale CP 1 Registre adresse Accumulateur Contrôleur U.A.L. H Registre Instruction Registre mot Vue abstraite montrant : les unités fonctionnelles les principales interconnections entre elles.

Description générale CP 1 Registre adresse Accumulateur Contrôleur U.A.L. H Registre Instruction Registre mot Le Compteur de Programme fournit l ’adresse de l ’instruction à la mémoire d ’instructions

Description générale CP 1 Registre adresse Accumulateur Contrôleur U.A.L. H Registre Instruction Registre mot Une fois l ’instruction récupérée, elle est stockée dans le registre d ’instruction.

Description générale CP 1 Registre adresse Accumulateur Contrôleur U.A.L. H Registre Instruction Registre mot L ’utilisation de l ’UAL dépend du type de l ’instruction : Si l ’opération est une instruction arithmétique, le résultat est écrit dans le registre accumulateur.

Objectifs Nous voulons concevoir l ’architecture précédente. Nous allons tout d ’abord examiner chaque composante nécessaire à l ’exécution de chaque type d ’instructions.

Chargement LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur.

Chargement RI Accumulateur Les éléments pour réaliser le chargement : Adresse donnée Numéros de registres (adresses) Mémoire de données RI Accumulateur Les éléments pour réaliser le chargement : - Le RI contient l ’adresse de la donnée à charger dans l ’accumulateur - Le registre accumulateur va contenir la valeur. - La mémoire de données où sont mémorisées les données.

Chargement Registre adresse Accumulateur Registre Instruction Voici une partie du chemin de données utilisé pour réaliser des Chargements.

Chargement Accumulateur 100 18 3000 Registre LD 3000 Instruction Le RI contient l ’ adresse de la donnée à ranger. L ’adresse 3000 est envoyée à la mémoire. La donnée 100 est extraite et est chargée dans l ’accumulateur. La donnée 18 sera écrasée.

Rangement LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur.

Rangement RI Accumulateur Les éléments pour réaliser les rangement : Adresse donnée Numéros de registres (adresses) Mémoire de données RI Accumulateur Les éléments pour réaliser les rangement : - Le RI contient l ’adresse de l ’emplacement où il faut ranger en mémoire la donnée contenue dans le l’accumulateur. - Le registre accumulateur contient la valeur à ranger dans la mémoire. - la mémoire de données où sont mémorisée les donnnées.

Rangement Registre adresse Accumulateur Registre Instruction Voici une partie du chemin de données utilisé pour réaliser des rangements.

Rangement Accumulateur 10000 3 FFF0 Registre ST FFF0 Instruction Le RI contient l ’ adresse de la donnée à ranger. L ’adresse FFF0 est envoyée à la mémoire. La donnée 3 est rangée en mémoire à cette adresse. La donnée 10000 sera écrasée.

Opérations LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur

Opérations RI Accumulateur Adresse donnée Somme Mémoire de données RI Accumulateur Les éléments pour réaliser les opérations UAL : - Le RI contient l ’adresse de la deuxième opérande - Le registre accumulateur contient la valeur de la deuxième opérande - L ’UAL pour pouvoir réaliser les opérations - La mémoire de données La figure 1 donne les deux éléments pour réaliser les opérations ual au format R : le banc de registres et L'UAL. Le banc de registres contient tous les registres et fournit deux ports de lecture et un port d'écriture. Il fournir toujours en sortie le contenu des registres correspondant aux entrées des registres de lecture, alors que les écritures doivent être explicitement contrôlées par le signal de contrôle d'écriture. Les entrées détenant le numéro de registres dans le banc ont toutes 5 bits de large, tandis que les lignes de transportant des données en ont 32. L'opération que doit effectuer l'UAL est contrôlée par le signal d'opération de l'ual, large de 3 bits dans notre cas. La figure 2 montre une partie du chemin de données utilisé pour réaliser des opérations. La sortie de détection de zéro sera utile pour les opérations de branchements.

Opérations Registre adresse Accumulateur Mémoire de données U.A.L. Instruction Voici une partie du chemin de données utilisé pour réaliser des instructions arithmétiques.

Opérations 18 Accumulateur 06 12 3111 U.A.L. Registre 3E 3111 Instruction 3E 3111 Le RI contient l ’ adresse de la donnée à additionnée avec la valeur contenue dans l ’accumulateur. L ’adresse 3111 est envoyée à la mémoire. La donnée 06 est extraite et est additionnée avec 12. Le résultat « 18 » est mémorisé dans l ’accumulateur.

Extraction des instructions Adresse d'instruction instruction CP ADD Somme Mémoire d'instructions RI Écrire Mémoire d'instruction Compteur de programme Additionneur Deux éléments d'état sont nécessaires pour stocker et accéder aux instructions, ainsi qu’un additionneur pour calculer l'adresse de la prochaine instruction. Pour simplifier, on suppose que le CP peut s ’auto- incrémenter. La figure 1 donne les différents éléments nécessaires pour extraction des instructions. Deux éléments d'état sont nécessaires pour stocker et accéder aux instructions, ainsi qu’un additionneur pour calculer l'adresse de la prochaine instruction. Les éléments d'état sont la mémoire d'instruction et le compteur de programme.. La mémoire d'instruction n'a besoin de fournir qu’un accès en lecture, car le chemin de données n'écrit pas d'instructions. (Nous aurons besoin d'écrire la mémoire d'instructions lorsque nous chargerons le programme ; cela n'est pas difficile, et nous l'ignorons par souci de simplicité.) - Puisque l'unité de mémoire d'instruction ne peut être que lue, nous n'incluons pas de signal de contrôle de lecture ; ceci simplifie la conception. Les signaux de contrôle, tel que le signal d'écriture sur le CP, sont représentés en pointillé. - Le compteur de programme est un registre sur 32 bits qui sera écrit sous le contrôle d'un signal d'écriture. - L'additionneur est une UAL câblée pour effectuer dans tous les cas une addition de ses deux entrées 32 bits et placer le résultat dans la sortie. La figure 2 montre une partie du chemin de données utilisé pour extraire des instructions et incrémenter le compteur de programme. L'instruction extraite sera utilisée par d'autres parties de ce chemin. Remarque : Mips utilise une mémoire 8 bits. Une instruction de 32 bits est donc codées sur 4*8bits. Il est donc nécessaire d’incrémenter de 4 octets l’adresse courante pour aller à l’instruction suivante. Ainsi CP+4 est l’adresse de l’instruction suivante.

Extraction des instructions CP 1 Mémoire d ’instructions Accumulateur Registre adresse Registre Instruction Voici une partie du chemin de données utilisée pour extraire des instructions et incrémenter le compteur de programme.

Extraction des instructions CP 08FF 1 34FF Accumulateur 08FF Registre Instruction 34 FF L ’adresse 08FF est envoyée à la mémoire d ’instructions. L ’instruction 34FF est extraite et mémorisée dans RI.

Combinaison des instructions Nous avons vue la construction du chemin de données pour chaque instruction prise indépendamment. Pour obtenir le chemin complet de l ’architecture il faut combiner les différents chemins de données. L ’introduction d ’interrupteur (Ou de multiplexeurs) et de connexions est nécessaires pour assurer un chemin unique sans problème de conflits de données.

Description générale CP 1 Registre adresse Accumulateur Mémoire données Instructions Accumulateur Registre adresse Contrôleur U.A.L. H Registre Instruction Vue abstraite montrant : les unités fonctionnelles les principales interconnections entre elles.

Description général Unité Centrale Compteur Ordinal 1 Mémoire centrale FB00 LCO Données Instructions CCO Accumulateur Bus d’adresses PSR Registre adresse CRA Contrôleur U.A.L. CAD LEC ECR H CEB Registre Instruction EDA CEA CRI Bus de données