People want to do X, but computers can only do Y. This leads to a problem. My job is to explain how this problem can be solved.

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

Électronique de base du processeur
Tests et Validation du logiciel
Le Concept du programme enregistré
Introduction au langage C
l ’Organisation du Contrôle de Gestion: Place et finalités
Initiation à la programmation et algorithmique cours 4
Initiation à la programmation et algorithmique cours 2
Plan du cours : 2ème Partie
Objectif de l’exposé.
Interface Matériel/logiciel
Performances 1 Évolution : Performance. Performances 2 Évolution : Mémoire.
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Objectifs Identifier l’interface entre le logiciel de plus bas niveau et le matériel Comprendre la problématique de l’architecture du jeu d’instruction.
Interface Matériel/logiciel
Aléas 1 Les aléas de données Jusquà présent toutes les instructions étaient indépendantes ; aucune dentre elles nutilisaient les résultats calculés par.
Performances 1 Objectifs : Comment mesurer, décrire et résumer les performances et décrire les principaux facteurs qui déterminent les performances dun.
Hiérarchie mémoire Contrôle Entrées Mémoire Chemin de données Sorties.
Parallélisme d’instructions
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
Les aléas de données Jusqu’à présent toutes les instructions étaient indépendantes ; aucune d’entre elles n’utilisaient les résultats calculés par une.
Un programme Hello World du début des années #T OXXXXXX0 HELLO WORLD Ce programme ( en langage machine ) consiste en 3 lignes, totalisant 27.
Le processeur Introduction Construction d ’un chemin de données
L ’informatique : la mécanique de l ’abstraction
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Architecture Systèmes
Architecture de machines Principes généraux
Discover Pyratec’s TombExplorer 2.0
Où est le Canada?.
Département informatique Automne 2013
Introduction à la prévision et au contrôle de gestion
Systèmes Superscalaires et VLIW
IFT 6800 Atelier en Technologies d’information
Chap. 2 - Structure d’un ordinateur
Introduction : Management des systèmes d ’information
Lycée ELKHAWARIZMI De SAFI
What expectations do you have of yourself? What expectations do you have of each other? What expectations do I have of you?
How do you keep in shape ? THE SOLUTION : SPORT !.
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Langages de description architecturale.
Cours de Structure et Technologie des composants d’ordinateurs
Conception de processeurs – partie 1
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Encodage du jeu d’instructions.
La santé au travail en Europe des employés de sites de construction, l’amélioration et le renforcement du développement de leurs compétences en Santé et.
L’architecture du processeur Xtensa de Tensilica
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
IFT 232 Méthodes de Conception Orientées Objets Introduction.
Sister Dalton Fireside Make the most of your BYU experience!
Edson Brito April, 10, 2011 French IP.  Legacy is anything handed down from the past, as from an ancestor or predecessor.
Sleepy you wake up You get up... Geesh. My head...
Exécution d ’un programme en 6809: Présentation du programme
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
PROJET TECHNOLOGIQUE (Cours DST-802)
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
Patricia Renault UPMC 2005/2006
Pipeline 1 Amélioration des performances par la technique du pipeline.
Pipeline 1 Amélioration des performances par la technique du pipeline.
C’est quoi internet ??.
Conception d’un système d’information
Cours de système d’information
Les cartes graphiques Leur partie software.
Algorithmes parallèles
Jeu – Mon tableau à double entrée
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
What’s the solution?. What’s the best way to stop people cheating in exams? What should the punishment be?
What constitues a good childhood?
Transcription de la présentation:

People want to do X, but computers can only do Y. This leads to a problem. My job is to explain how this problem can be solved.

Le rôle des performances Le jeu dinstructions Le processeur : chemin de données et contrôle Amélioration des performances par la technique du pipeline. Le rôle des performances Le jeu dinstructions Le processeur : chemin de données et contrôle Amélioration des performances par la technique du pipeline ; rôle du compilateur dans les performances Organisation et conception des ordinateurs RISC

Le rôle des performances Introduction Définitions La mesure des performances Relier les métriques entre elles Quelques métriques très répandues Quels programmes pour évaluer les performances Illusions et pièges Pour conclure

Le jeu dinstructions Introduction Classification des jeux dinstructions Les opérations du matériel de lordinateur Les opérandes du matériel de lordinateur La représentation des instructions dans lordinateur Des instructions pour prendre des décisions Comment traiter les procédures au niveau matériel de lordinateur Un exemple pour tout regrouper Tableaux contre pointeurs

Le processeur Introduction Construction dun chemin de données Définition du contrôle Une mise en œuvre à plusieurs cycles dhorloge Définition du contrôle Contrôleur câblé Contrôleur micro-programmé

Le pipeline Introduction Un chemin de données pipeliné Le contrôle pipeliné Les aléas de données Le contrôle pour les aléas de données : les suspensions Illusions et piège

Les caches Les localités Les caches Illusions et pièges Conclusion