Le processeur Introduction Construction d ’un chemin de données

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Électronique de base du processeur
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Plan du cours : 2ème Partie
Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons construire la partie contrôle de L ’UC qui permet de piloter le chemin de données en fonction du type de l ’opération. En fonction.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
People want to do X, but computers can only do Y. This leads to a problem. My job is to explain how this problem can be solved.
Introduction Par définition, dans un modèle à cycle unique, le cycle d’horloge doit avoir la même durée pour toutes les instructions. Le cycle d’horloge.
L ’informatique : la mécanique de l ’abstraction
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Architecture Systèmes
Auto Apprentissage Le DSP
2.Les différentes architectures (Louis)
Les microprocesseurs A. Objectifs de la séquence:
Système d’exploitation : Assembleur
Architecture des ordinateurs
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
Système d’exploitation : Assembleur
SÉQUENCE D’ACTIONS SUR
Architecture et technologie des ordinateurs II
Architecture et programmation des ordinateurs
Architecture de base d’un ordinateur
Gestion des Périphériques
LE MICROPROCESSEUR 8086/8088 Architecture externe du 8086
Architecture des Ordinateurs
Système d’exploitation : Assembleur
1 Exercice : longueur d’un mot est-elle paire ?  Test fonctionnel  Quel ensemble de valeur choisir / spécification  Test structurel  Soit le code d’un.
Architecture Fondamentale des Microprocesseurs
LES SYSTEMES AUTOMATISES
Architecture et technologie des ordinateurs II
Chap. 2 - Structure d’un ordinateur
Mécanismes d'exécution et de communication
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Logique programmée & Microprocesseurs
Architecture Des Ordinateurs Microprocesseur Et Mémoire
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
Cours de Structure et Technologie des composants d’ordinateurs
Cours Architecture des Systèmes Informatiques
Architecture d'un ordinateur
Les Microcontrôleurs 68HCXX
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Les Machines RAM.
Fonctionnement d’une mémoire.
Architecture et technologie des ordinateurs II
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. tél Fax Cours Architecture des.
Exécution d ’un programme en 6809: Présentation du programme
Contrôle 1 Mise en place du contrôle Chemin de données Mémoire Entrées Contrôle Sorties.
Patricia Renault UPMC 2005/2006
Pipeline 1 Amélioration des performances par la technique du pipeline.
Chapitre 3 L’accès aux données.
Architecture des ordinateurs
Architecture d’un ordinateur
Processeur RISK R3000. PLAN - Processeur RISK R3000 Structure du processeur Structure du processeur Logique de contrôle Logique de contrôle Détection.
Formations Système Embarqué & Informatique Industrielle
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
UNIX AVANCE Yves PAGNOTTE – Janvier – QUELQUES RAPPELS SUR LES SYSTEMES D’EXPLOITATION 1.
Chapitre IV Architecture de VonNeumann. I/ Introduction John VonNeumann est un mathématicien d’origine Hongroise qui a participé au projet Manhattan.
Fonctionnement de l'unité centrale
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
Transcription de la présentation:

Le processeur Introduction Construction d ’un chemin de données Définition du contrôle Exécution d'un programme Simulateur

Objectifs Nous allons construire la partie contrôle de L ’UC qui permet de piloter le chemin de données en fonction du type de l ’opération. En fonction du code de l ’opération : Nous allons identifier le chemin de données à prendre et ensuite nous identifierons les signaux à piloter .

Le contrôleur : “le chef de gare pilote les aiguillages” Unité Centrale ICO Compteur Ordinal Mémoire centrale LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA Contrôleur U.A.L. CAD LEC ECR H CEB Registre mot Registre Instruction EDA CEA CRI LMM EMM Bus de données

Rappel : Réalisation du contrôleur Logique de contrôle combinatoire Sorties de contrôle du chemin de données Sorties Entrées État suivant Registre d’état Entrées venant du champ de code-op du registre instruction

Mise en œuvre du sous ensemble LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur. Charge et Range : Mémoire Opération : Traitement de l’info

Chargement Accumulateur Registre Instruction Registre adresse

Le chargement Décodage 3A Accumulateur Compteur Ordinal Registre mot Bus de données Bus d’adresses Instruction U.A.L. CRA CEB EDA CEA CRI LMM EMM LEC ECR CAD PSR LCO CCO FB00 1 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 FB01 3A F8 00 3A F8 00

Le chargement Décodage 3A Compteur Ordinal 1 FB01 Données F800 08 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA Décodage 3A U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le chargement : les signaux à piloter Unité Centrale Compteur Ordinal 1 Mémoire centrale FB01 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA Contrôle U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Représentation sous forme d’automate d’état CAD CRA PSR LEC LMM CEA COP=3A

Mise en œuvre du sous ensemble LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur. Charge et Range : Mémoire Opération : Traitement de l’info

Le rangement Décodage 32 Unité Centrale Mémoire centrale Compteur Ordinal 1 Mémoire centrale FB03 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses FB02 PSR CRA Décodage 32 U.A.L. CAD LEC ECR H 32 F820 Registre mot CEB 32 F820 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le rangement : Le chemin Unité Centrale Compteur Ordinal 1 Mémoire centrale FB03 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses FB02 PSR CRA Décodage 32 U.A.L. CAD LEC ECR H 32 F820 Registre mot CEB 32 F820 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Le rangement : Les signaux Unité Centrale Compteur Ordinal 1 Mémoire centrale FB03 Données F800 08 F810 04 F820 -- Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 12 Bus d’adresses FB02 PSR CRA Contrôle U.A.L. CAD LEC ECR H 32 F820 Registre mot CEB 32 F820 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Représentation sous forme d’automate d’état CAD CRA PSR LEC LMM CEA COP=32 CAD PSR EDA ECR EMM

Mise en œuvre du sous ensemble LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur. Charge et Range : Mémoire Opération : Traitement de l’info

Les opérations Décodage C6 Unité Centrale Mémoire centrale Compteur Ordinal 1 Mémoire centrale FB02 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 08 Bus d’adresses Registre adresse PSR CRA Décodage C6 U.A.L. CAD LEC ECR H C6 F810 Registre mot CEB C6 F810 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Les opérations : Le chemin Unité Centrale Compteur Ordinal 1 Mémoire centrale FB02 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 08 Bus d’adresses Registre adresse PSR CRA Décodage C6 U.A.L. CAD LEC ECR H C6 F810 Registre mot CEB C6 F810 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Les opérations : Les signaux Unité Centrale Compteur Ordinal 1 Mémoire centrale FB02 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur 08 Bus d’adresses Registre adresse PSR CRA Contrôle U.A.L. CAD LEC ECR H C6 F810 Registre mot CEB C6 F810 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Représentation sous forme d’automate d’état CAD CRA PSR LEC LMM CEA COP=C6 CAD PSR EDA ECR EMM CAD PSR LEC LMM CEA CRA EDA

Rappel : Cycle de base Recherche de l’instruction Pointage vers l’instruction suivante Exécution de l’instruction

Mise en œuvre du sous ensemble LD A,add Charge l ’accumulateur A avec le contenu de l ’adresse add ST add,A Range en mémoire à l ’adresse add le contenu de l ’accumulateur A op A,add Réalise l ’opération op avec pour opérandes l ’accumulateur A et le contenu de l ’adresse add et range le résultat dans l ’accumulateur. ext Extraire une instruction de la mémoire inc incrémenter le compteur ordinal

Extraction de l ’instruction et incrémentation Compteur Ordinal 1 FB00 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA Contrôleur U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM

Extraction : Le chemin Unité Centrale Mémoire centrale Compteur Ordinal 1 Mémoire centrale FB00 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM Bus de données

Extraire : les signaux à piloter Unité Centrale Compteur Ordinal 1 Mémoire centrale FB00 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses Registre adresse PSR CRA Contrôle U.A.L. CAD LEC ECR H Registre mot CEB Registre Instruction EDA CEA CRI LMM EMM Bus de données

Représentation sous forme d’automate d’état LCO PSR LEC LMM CRI Début

Incrémenter le compteur de programme Unité Centrale Compteur Ordinal Mémoire centrale FB01 +1 Données F800 08 F810 04 F820 00 Instructions FB00 3A F8 00 FB01 C6 F8 10 FB02 32 F8 20 LCO CCO Accumulateur Bus d’adresses FB00 PSR CRA U.A.L. CAD LEC ECR H 3A F8 00 Registre mot CEB 3A F8 00 Registre Instruction EDA CEA CRI LMM EMM Bus de données

Représentation sous forme d’automate d’état LCO PSR LEC LMM CRI +1

Représentation sous forme d’automate d’état 1 2 3 5 4

Réalisation du contrôleur +1 LCO PSR LEC LMM CRI CRA CEA EDA ECR EMM Sorties de contrôle du chemin de données État suivant Registre d’état Entrées venant du champ de code-op du registre instruction