Machine à Pile
Principe de fonctionnement d’une machine à pile
Présentation de la micro-architecture Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder MAR 4 MDR MPC 9 PC 8 Controler MBR 8 SP LV JMPC MIR CPP Addr J Alu C M B TOS OPC JAMN/JAMZ H B Bus High Bit 2 N ALU 6 Z C Bus Shifter 2
Présentation du micro-contrôleur Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder MAR 4 MDR MPC 9 PC 8 Controler MBR 8 SP LV JMPC MIR CPP Addr J Alu C M B TOS OPC JAMN/JAMZ H B Bus High Bit 2 N ALU 6 Z C Bus Shifter 2