Exemple chargement d’une instruction

Slides:



Advertisements
Présentations similaires
² = 8,16 p
Advertisements

GEF 435 Principes des systèmes d’exploitation
GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Électronique de base du processeur
sont des registres 32 bits
Construisons le contrôleur Que faut-il que le contrôleur fasse pour : Charger une instruction ? Exécuter une instruction Bipush Exécuter une instruction.
Le Concept du programme enregistré
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Un programme Hello World du début des années #T OXXXXXX0 HELLO WORLD Ce programme ( en langage machine ) consiste en 3 lignes, totalisant 27.
Le processeur Introduction Construction d ’un chemin de données
Le Concept du programme enregistré
Machine à Pile.
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Les microprocesseurs A. Objectifs de la séquence:
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
ARCHITECTURE DES ORDINATEURS
Système d’exploitation : Assembleur
Systèmes de radiocommunication de 3ème génération - UMTS
Architecture et technologie des ordinateurs II
Architecture de base d’un ordinateur
Gestion des Périphériques
Architecture et technologie des ordinateurs II
Cours 8 5. Appels de fonctions Le matériel Concepts de pile
© Alexandre Parodi TITRE Pour voir le diaporama: Diaporama / Visionner le diaporama puis « space » ou clic pour avancer « back-space » pour.
DÉCODAGE D'ADRESSES Mars 2007 JF VIENNE.
3.2 Circuits logiques de base Circuits intégrés logiques (1/2)
Architecture et fonctionnement du microcontrôleur PIC 16F84
UCT (MicroProcesseur)
INTRODUCTION AU Février 2008
Programmation Initiation Aux Langages C et C++ (2) Bruno Permanne 2006.
LES SYSTEMES AUTOMATISES
©Frédéric Bastien 2006 Université de Montréal 1 LISATek LISATek pour concevoir des processeurs.
GPA770: Microélectronique appliquée
Périphériques et bus système
COMPTAGE DE PIECES ETUDE D’UN SYSTEME DE Réalisés et presentés par :
ΜP David Saint-Mellion.
Cours 5 3. Construction d’un ordinateur Le matériel
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Exemple de mise en oeuvre
Fonctionnement d’une mémoire.
Architecture et technologie des ordinateurs II
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. tél Fax Cours Architecture des.
INFOR 101 Chapitre 5 Marianne Morris.
Conception d ’ une IP d ’ un contrôleur de bus I ² C en SystemC1.0 ZHANG XUN Tuteurs du projet : Mr. P. Garda - Mr. O. Romain LISIF---Team SYEL Université.
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
Un programme Algorithme permettant au processeur de s'alimenter:
Exécution d ’un programme en 6809: Présentation du programme
Bilan réunion 17/10/2014 Voir avec le CEA le type de chip qu’ils ont fait fondre: une version 3D (rétine+réseau neurones), ou une version 2D avec rétine.
Adresses: 2 Données: sur un octet Adresses: 4 Données: sur un octet Adresses: 4 Données: sur un mot de 16 bits 2.
1 3.4 Microprocesseurs et bus Microprocesseurs © Béat Hirsbrunner, University of Fribourg, Switzerland, 6 December 2006.
Contrôle 1 Mise en place du contrôle Chemin de données Mémoire Entrées Contrôle Sorties.
Architecture et technologie des ordinateurs II
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Agata Savary, IUT de Blois, Département GTR, 1e année,
Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch)
Formations Système Embarqué & Informatique Industrielle
Département Informatique Microprocesseurs & Ordinateurs Laurent JEANPIERRE IUT de CAEN – Campus 3.
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Xxx zzz.
François Médevielle - UPSTI -. Introduction  Découvrir les éléments constitutifs d’un « ordinateur »  Comprendre l’organisation fonctionnelle d’une.
Formation Réseaux et Télécommunication Master 1 Matière : DSP & FPGA Par: ATOUI Hamza.
CPU Fetch/Execute Cycle Computer program Electronic clock Computer Memory Data/address buses Fetch/Execute Cycle Accumulator ALU/Control Unit/Program Counter.
La rédaction du mémoire Projet de Fin de Cycle 2016/2017.
Transcription de la présentation:

Exemple chargement d’une instruction Penser à l’instruction suivante car il faut attendre un cycle pour qu’elle arrive. Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder 4 MPC 9 0x00 8 0xXX 8 0x00 0x00 JMPC Quelque soit l’instruction le contrôleur doit la connaître, pour savoir ce qu’il doit faire MIR Addr J Alu C M B JAMN/JAMZ B Bus High Bit 2 N 6 Z C Bus 2

Exemple chargement d’une instruction Penser à l’instruction suivante car il faut attendre un cycle pour qu’elle arrive. Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder 4 MPC 9 0x00 8 0xXX 8 0x00 0x00 JMPC MIR Addr J Alu C M B JAMN/JAMZ B Bus High Bit 2 N PC+1 6 Z C Bus 2

Exemple chargement d’une instruction Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder 4 MPC 9 0x00 8 0xXX 0xXX 8 0x00 0x00 JMPC MIR Addr J Alu C M B JAMN/JAMZ B Bus High Bit 2 N 6 Z C Bus 2

Exemple chargement d’une instruction Memory control signals (rd,wr,fetch) 3 4 to 16 Decoder 4 MPC 9 0x00 8 0xXX 0xXX 8 0x00 0x00 JMPC MIR Addr J Alu C M B JAMN/JAMZ B Bus High Bit 2 N 6 Z C Bus 2

Exemple chargement d’une instruction En résumé nous venons de faire les opérations suivantes PC= PC+1; fetch ; goto (MBR) Next_Adress 8 bits JAM 3 bits ALU Bus C 9 bits Mémoire Bus B 4 bits JMPC JAMN JAMZ SLL8 SRA1 F0 F1 ENA ENB INVA INC H OPS TOS CPP LV SP PC MDR MAR WRITE READ FETCH 1 0x01

Construisons le contrôleur pour le chargement d’une instruction Main1 JMPC F0 F1 ENB INC FETCH B=0x01 MBR