Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC 4 9 8 2 2 6 8 B Bus C Bus Memory control signals.

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Fonctionnement d’une machine à pile :
sont des registres 32 bits
Construisons le contrôleur Que faut-il que le contrôleur fasse pour : Charger une instruction ? Exécuter une instruction Bipush Exécuter une instruction.
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Plan du cours : 2ème Partie
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Objectifs Nous allons concevoir une mise en œuvre contenant un noyau de jeu d’instructions. Nous verrons comment l’architecture de jeu d’instructions.
Le processeur Introduction Construction d ’un chemin de données
Le Concept du programme enregistré
Machine à Pile.
Exemple chargement d’une instruction
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Les structures de données
Les microprocesseurs A. Objectifs de la séquence:
Système d’exploitation : Assembleur
PILE voir l'animation: Diaporama / Visualiser ...
Les systèmes à microprocesseur
Chapitre 8 : L’architecture de base des ordinateurs
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
Système d’exploitation : Assembleur
Architecture et technologie des ordinateurs II
Architecture de base d’un ordinateur
Les piles Djamal Rebaïne.
Architecture et technologie des ordinateurs II
Cours 8 5. Appels de fonctions Le matériel Concepts de pile
Système d’exploitation : Assembleur
INTRODUCTION AU Février 2008
Dan Bismuth Tutrices : Marie-Lise Flottes - Joanne Acland
LES SYSTEMES AUTOMATISES
©Frédéric Bastien 2006 Université de Montréal 1 LISATek LISATek pour concevoir des processeurs.
GPA770: Microélectronique appliquée
Environnements d'exécution
Périphériques et bus système
Architecture et technologie des ordinateurs II
COMPTAGE DE PIECES ETUDE D’UN SYSTEME DE Réalisés et presentés par :
ΜP David Saint-Mellion.
Cours 5 3. Construction d’un ordinateur Le matériel
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
HORLOGE PROGRAMMABLE Réaliser par : ilyas mimouni –
Architecture Des Ordinateurs Microprocesseur Et Mémoire
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Architectures des ordinateurs
Analyser les données: Calculation de la moyenne, la médiane et le mode
Chapitre 4 Interruptions
Fonctionnement d’une mémoire.
Architecture et technologie des ordinateurs II
02/10/2013JC LP MD1 COURS_3. 02/10/2013JC LP MD2 Direct Memory Access DMA.
INFOR 101 Chapitre 5 Marianne Morris.
Un programme Algorithme permettant au processeur de s'alimenter:
Exécution d ’un programme en 6809: Présentation du programme
Contrôle 1 Mise en place du contrôle Chemin de données Mémoire Entrées Contrôle Sorties.
Patricia Renault UPMC 2005/2006
Cours Système LI324 Les Interruptions Cours Système LI324
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch)
Chapitre 3 L’accès aux données.
CHAPITRE 10 Les sous-programmes 1. Sous-programme Suite d’instructions appelée de manière répétitive Par un programme Par plusieurs programmes distincts.
Architecture d’un ordinateur
Formations Système Embarqué & Informatique Industrielle
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Formation Réseaux et Télécommunication Master 1 Matière : DSP & FPGA Par: ATOUI Hamza.
CPU Fetch/Execute Cycle Computer program Electronic clock Computer Memory Data/address buses Fetch/Execute Cycle Accumulator ALU/Control Unit/Program Counter.
Transcription de la présentation:

Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0xXX Imaginons que linstruction que nous venons de charger est ISTORE 0x36

Exemple Istore 3 0x01 0x36 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Pour sauvegarder une variable en mémoire, il faut avant tout calculer son adresse. Cette étape prépare le calcul: Adr var =LV +num de var

Exemple Istore (H=LV; Goto Istore2) 3 0x01 0x36 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (H=LV; Goto Istore2) 3 0x01 0x36 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (H=LV; Goto Istore2) En résumé nous venons de faire les opérations suivantes –H=LV; Goto Istore2 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Istore x05

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2

Exemple Istore 3 0x01 0x05 0x00 0x04 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0x36 MBRU+H Arrivée de la donnée. (Lecture déclenché dans le Main1) Ladresse de la variable est calculée.

Exemple Istore (MAR=MBRU+H; Goto Istore3) 3 0x01 0x05 0x00 0x04 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (MAR=MBRU+H; Goto Istore3) 3 0x01 0x05 0x00 0x04 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore En résumé nous venons de faire les opérations suivantes –MAR=MBRU+H; Goto Istore3 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Istore x03

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2 F 0 F 1 ENA ENB MAR B=0x03 ISTORE2 ISTORE3

Exemple Istore 3 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ On va donc envoyer lélément de tête de pile dans la mémoire

Exemple Istore (MDR=TOS;Wr; Goto Istore4) 3 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (MDR=TOS;Wr; Goto Istore4) 3 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (MDR=TOS;Wr; Goto Istore4) En résumé nous venons de faire les opérations suivantes –MDR=TOS;Wr; Goto Istore4 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Istore x07

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2 F 0 F 1 ENA ENB MAR B=0x03 ISTORE2 ISTORE3 F 1 ENB MDR WRITE B=0x07 ISTORE4 ISTORE3

Exemple Istore 3 0x01 0x04 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ SP-1 Il faut mettre les registres gérant la pile à jour.On commence par décrémenter le haut de la pile et on va chercher dans la mémoire le nouvelle élément qui sera la tête de la pile.

Exemple Istore (MDR=TOS;Wr; Goto Istore4) 3 0x01 0x04 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (MDR=TOS;Wr; Goto Istore4) 3 0x01 0x04 0x01 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore En résumé nous venons de faire les opérations suivantes –SP=MAR=SP-1;Rd; Goto Istore5 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Istore x04

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2 F 0 F 1 ENA ENB MAR B=0x03 ISTORE2 ISTORE3 F 1 ENB MDR WRITE B=0x07 ISTORE4 ISTORE3 F 0 F 1 ENB INVA INC SP MAR READ B=0x04 ISTORE5 ISTORE4

Exemple Istore 3 0x04 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ PC+1 On incrémente le compteur de programme car linstruction ISTORE est codée sur 2 bytes

Exemple Istore (PC=PC+1;fetch; Goto Istore6) 3 0x04 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore (PC=PC+1;fetch; Goto Istore6) 3 0x04 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore En résumé nous venons de faire les opérations suivantes –PC=PC+1;fetch; Goto Istore6 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Istore x01

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2 F 0 F 1 ENA ENB MAR B=0x03 ISTORE2 ISTORE3 F 1 ENB MDR WRITE B=0x07 ISTORE4 ISTORE3 F 0 F 1 ENB INVA INC SP MAR READ B=0x04 ISTORE5 ISTORE4 F 1 ENB TOS FETCH B=0x00 ISTORE6 ISTORE5

Exemple Istore 3 0x04 0x07 0x02 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ On met a jour la tête de la pile qui vient darriver en mémoire Arrivée de la donnée. (Lecture déclenché dans Istore4)

Exemple Istore (TOS=MDR; Goto Main1) 3 0x01 0x07 0x02 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0x36

Exemple Istore (TOS=MDR; Goto Main1) 3 0x01 0x07 0x02 0x01 0x04 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Istore En résumé nous venons de faire les opérations suivantes –TOS=MDR; Goto Main1 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Main x00

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 ISTORE F 1 ENB H B=0x05 ISTORE1 ISTORE2 F 0 F 1 ENA ENB MAR B=0x03 ISTORE2 ISTORE3 F 1 ENB MDR WRITE B=0x07 ISTORE4 ISTORE3 F 0 F 1 ENB INVA INC SP MAR READ B=0x04 ISTORE5 ISTORE4 F 1 ENB TOS FETCH B=0x00 ISTORE6 ISTORE5 F 1 ENB TOS B=0x00 ISTORE6 Main1 ISTORE4 ISTORE5

Résultat 3 0x04 0x07 0x02 0xXX 0x04 0x00 0x07 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Arrivée de la prochaine instruction.