1 LES BUS NUMERIQUES Bus parallèles Introduction au bus PXI Cours_bus_PXI_01.

Slides:



Advertisements
Présentations similaires
Tutoriel - Les Ressources du BCH
Advertisements

Ne laissez aucune perturbation vous échapper
LES MEMOIRES INTRODUCTION UN PEU D ’HISTOIRE LES DIFFERENTES MEMOIRES
Mise en œuvre d’une communication parallèle IEEE 488 sous Labview
Architecture de machines Les entrées sorties Cours
La Gestion de la Configuration
Université Nancy 2 - CRI Propositions de mécanisme de SSO dans un environnement d’applications web.
Eventaude. Detienne Guy
Nouvelles Technologies Le bus PCI et ses évolutions
11ème Rencontre des Electroniciens de Midi-Pyrénées
LES TRANSMISSIONS DE DONNEES DANS LE SECTEUR INDUSTRIEL. ZOBRIST Julien TS1 ETA.
Lycée ELKHAWARIZMI De SAFI
AS-interface Présentation Patrick MONASSIER Université Lyon 1 France.
1 Ne laissez aucune perturbation vous échapper Tester la qualité du réseau électrique dans les systèmes d'alimentation de secours.
ARCHITECTURE DES ORDINATEURS
ROLE DES DIFFERENTS ELEMENTS
Xavier Perrin Emmanuel De Castro Mars 2005 Système distribué
Gestion des Périphériques
TRANSMISSION DES DONNEES.
Plan de l’exposé Introduction Revue de littérature Méthodologie
TRANSMISSION SÉRIE ASYNCHRONE Février 2008 JF VIENNE.
Fonction COMMUNIQUER les liaisons série
Communications séries synchrones
Le Bus S.P.I © T.Berenguer.
Introduction En plus de MCS et de MSS, deux systèmes de diagnostic ont été ajoutés à MCP: -MDS (Magnet Diagnostic System) - LAnnonciateur Lobjectif est.
Périphériques et bus système
Test dun Réseau sur puce générique (generic Network on Chip) Présenté par: David Bafumba-Lokilo & Silvio Fornera.
Test de l’intégrité des signaux numériques des interconnexions des SoC
COMPOSANTS PROGRAMMABLES
© Sopra, 1999 / Date / Nom doc / p1 Ethernet - Pratique SOPRA. / IUT GTR Éric Aimée.
Ch. Garnier 1 LE BUS VME OU BUS CEI ième Partie: L ’Arbitrage Sommaire - Repère zTroisième Partie:L ’arbitrage yPrésentation yIdentification des.
Banc d’essai pour un circuit combinatoire
Cours de Réseaux Informatiques
Réunion Projet ANR NEMESIS du 15 décembre 2014
1 Cliquez ici pour avancer Ici pour reculer Ch.Dupaty 11/97.
Le contenu est basé aux transparents du 7 ème édition de «Software Engineering» de Ian Sommerville«Software Engineering» de Ian Sommerville B.Shishedjiev.
Elève n°4 : DUBTCHAK Nicolas Partie : Gestion des Trames.
1 LES BUS NUMERIQUES Bus parallèles Le bus PCI Cours_bus_PCI_0_02.
Chapitre 5 : Les circuits séquentiels
LE BUS PCI 2ième partie: Les signaux Sommaire - Repère
EXPOSE SUR LA RAM DE 1995 A MAINTENANT
PERI Master ACSI cours Gestion des Périphériques Année (Transparents de F. Dromard)
1. Introduction Le traitement informatisé de données requiert un dialogue, une communication entre l’homme et la machine, et parfois, entre plusieurs.
 Protons-Deutons: Is LINAC: 0,15mA – 5mA
François CARCENAC,Frédéric BONIOL ONERA-DTIM Zoubir MAMMERI IRIT
Benjamin CHARLES Chef de projets, ACTIO
Système slow-control au LAPP
Quatrième Partie: Le bus Interruptions Présentation
Conception d ’ une IP d ’ un contrôleur de bus I ² C en SystemC1.0 ZHANG XUN Tuteurs du projet : Mr. P. Garda - Mr. O. Romain LISIF---Team SYEL Université.
Les Composants Logiques et d’Interfaces. 9 Octobre 2001 © astrium 2 La Stratégie Astrium SAS Vélizy Les Composants Logiques l Série 4000 : -Composants.
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
PERI Master ACSI cours Gestion des Périphériques Année (Transparents de F. Dromard)
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.

Les Cartes Graphiques.
1 LE BUS PCI 8 ième partie: L ’espace de configuration Sommaire - Repère zHuitième partieL ’espace de configuration yQu ’est-ce? yEspace de configuration.
Sommaire Fonctionnel Le composant Définitions Linéarité C.A.N. Flash
Architecture du AT91SAM9G45 Janvier Pulse Width Modulation Modulation par largeur d’impulsion 2.
1 LE BUS PCI 6 ième partie: Les aspects électriques, timings Sommaire - Repère zSixième partie:Les aspects électriques, timing ySpécifications électriques.
LES BUS NUMERIQUES Philippe Butel Cours_bus_para_02.
1 LES BUS NUMERIQUES Bus parallèles Introduction au bus VXI Cours_bus_VXI_01.
1 LE BUS PCI 4 ième partie: L ’arbitrage Sommaire - Repère zQuatrième partie:L ’Arbitrage yPrincipes généraux yPrise du bus yChronogrammes ySynthèse yRetour.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
Online : Electronique ou informatique ? JI Online : Electronique ou informatique ?
1 Matthieu GUIBERT Rodolphe DELLA NEGRA 1. Introduction, Concepts de base, Boucles. TP 2. Tableaux,structures,conditions, séquences, chaînes de caractères,
Meeting DVCS 2 Électronique d’acquisition et trigger Vendredi 18 décembre 2009 Magali Magne.
Les nouveaux bus de données H. Le Provost (SEDI) Journée Electronique du DAPNIA, 10 Novembre 2006.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer
S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer
Transcription de la présentation:

1 LES BUS NUMERIQUES Bus parallèles Introduction au bus PXI Cours_bus_PXI_01

2 INTRODUCTION AU BUS PXI Sommaire zPrésentation zPrincipes mécaniques zPrincipes fonctionnels

3 INTRODUCTION AU BUS PXI Présentation zIntroduction en 1997 zIndustriel à l ’origine des travaux: National Instruments zConsortium PXI: PXI Systems Alliance ( zObjectif: Utilisation du standard PCI pour l ’instrumentation, le test... (au dépend du couple VME/ VSX) zPrincipes: yFonctionnels xBasé sur le bus CompactPCI xAdjonction de mécanismes de déclenchement xMécanisme de synchronisation entre cartes via une horloge dédiée yMécaniques xDimensions des cartes plus importantes et mieux adaptées xChâssis Meilleure protection contre les vibrations, les chocs, l ’humidité… Structure modulaire, cartes facilement accessibles

4 INTRODUCTION AU BUS PXI Principes mécaniques zMême définition que le CompactPCI zReprend les spécifications Eurocard (IEC 297, IEEE , , ) zAlimentations: +5V, +3,3V, ±12V 100 x 160 mm x 160 mm

5 INTRODUCTION AU BUS PXI Principes mécaniques

6 INTRODUCTION AU BUS PXI Principes fonctionnels

7 zBus PCI y33 / 66 MHz yTransferts sur 32 ou 64 bits y132 Moctets/s (33MHz - 32 bits) à 528 Moctets/s (66MHz - 64 bits) yPossibilité d ’extensions par bridge PCI / PCI

8 INTRODUCTION AU BUS PXI Principes fonctionnels zSystem Reference Clock yPXI_CLK10 yFréquence: 10 MHz yDistribution en étoile yLongueurs des pistes égales yPermet la synchronisation des cartes

9 INTRODUCTION AU BUS PXI Principes fonctionnels zTrigger bus y8 lignes relient les 8 slots des périphériques yPermet l ’interaction de 2 ou plusieurs cartes en cas de détection d ’évènements sur certaines d ’entre elles yLa norme définit certains protocoles mais en autorise d ’autres « user defined » xPXI Asynchronous trigger xPXI Synchronous trigger

10 INTRODUCTION AU BUS PXI Principes fonctionnels zBus local yBus en daisy chain xConnexion avec la carte à droite et la carte à gauche y13 lignes yNon disponible sur la carte Contrôleur Système yPossibilité d ’échange de signaux xAnalogiques, numériques xTensions jusqu ’à ±42V xI out maximum 200 mA - I in maximum 100 µA xToutes les lignes (sauf celles reliées à la masse) sont en haute impédance jusqu ’à la fin de la phase d ’initialisation (dont vérification de la compatibilité) xLe bus local de la carte périphérique la plus à gauche sert aux lignes trigger (star trigger) zStar trigger yUn slot dédié appelé « Star trigger » génère de 1 à 13 signaux vers autant de périphériques yPermet de générer des évènements avec un skew inférieur à 5ns