Le VHDL Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les langages HDL (Hardware Description Language) VHDL (Very high speed / scale HDL) Verilog AHLD (Altera HDL) Abel (inadapté aux FPGA) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Applications du VHDL Modélisation Synthèse S<=a after 5 ns ; Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Structure du programme Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programme (TP1) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programme (TP1) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
L’entité L’instruction « Port » ; L’instruction « Generic » ; Les directions : « in » « out » « inout » « buffer » Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
L’entité Les types : « integer » de -231 à 231 –1 ; limité par « range Mini to Maxi ». « bit » et « bit_vector (0 to N) ou « bit_vector (N downto 0) » état 1 ou 0 . « std_logic » et « std_logic_vector (0 to N) ou « std_logic_vector (N downto 0) » état 1 , 0 ou Z (haute impédance) . nécessite la bibliothèque « ieee.std_logic_1164.all ». « boolean » true ou false. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
L’architecture Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Objets, littéraux les objets : notation des littéraux : « signal » « variable » « constant » notation des littéraux : bits et caractères : ‘0’ chaînes : ’’00000000’’ nombres décimaux : 1000 1_000 1E3 1.00E3 nombres hexadécimaux : 16#’’1AFF’’ x’’1AFF’’ Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les agrégats Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Instructions séquentielles et concurrentes Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les instructions concurrentes affectation simple affectation conditionnelle affectation sélective boucle « process » Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
le « process » et les instructions séquentielles le « process » contient les instructions séquentielles : le « process » permet de décrire des bascules à fronts d’horloge Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les instructions séquentielles Le test « if..then..elsif...else..end if » Le test « case..when..end case » Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les instructions séquentielles La boucle « for..in..to..loop..end loop » La boucle « while..loop..end loop » L’attente « wait until » Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemples de programmes Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programmes Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programme Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programme Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Les tableaux Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Exemple de programme Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Machines d’états Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Machines d’états Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Composants et paquetages Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Composants (exemple) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Définition d’un paquetage Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -
Utilisation d’un paquetage Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai 2009 -