Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC 4 9 8 2 2 6 8 B Bus C Bus Memory control signals (rd,wr,fetch)

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Fonctionnement d’une machine à pile :
sont des registres 32 bits
Construisons le contrôleur Que faut-il que le contrôleur fasse pour : Charger une instruction ? Exécuter une instruction Bipush Exécuter une instruction.
Le Concept du programme enregistré
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Plan du cours : 2ème Partie
merci Laurent JEANPIERRE
Objectif Comprendre à l ’aide d ’un exemple simple le déroulement des instructions au niveau microprogramme.
Le Concept du programme enregistré
Machine à Pile.
Exemple chargement d’une instruction
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Les structures de données
Les microprocesseurs A. Objectifs de la séquence:
Système d’exploitation : Assembleur
PILE voir l'animation: Diaporama / Visualiser ...
Les systèmes à microprocesseur
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
ARCHITECTURE DES ORDINATEURS
Système d’exploitation : Assembleur
Architecture de base d’un ordinateur
Les piles Djamal Rebaïne.
Architecture et technologie des ordinateurs II
Cours 8 5. Appels de fonctions Le matériel Concepts de pile
Système d’exploitation : Assembleur
Architecture des Ordinateurs
INTRODUCTION AU Février 2008
LES SYSTEMES AUTOMATISES
©Frédéric Bastien 2006 Université de Montréal 1 LISATek LISATek pour concevoir des processeurs.
GPA770: Microélectronique appliquée
Périphériques et bus système
Architecture et technologie des ordinateurs II
ΜP David Saint-Mellion.
Cours 5 3. Construction d’un ordinateur Le matériel
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Informatique 1. Les applications de l’informatique
Architecture Des Ordinateurs Microprocesseur Et Mémoire
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Encodage du jeu d’instructions.
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Architectures des ordinateurs
CSI 3525, Implémentation des sous-programmes, page 1 Implémentation des sous-programmes L’environnement dans les langages structurés en bloc La structure.
Microprocesseur famille 68'000 Interface matériel
Architecture et technologie des ordinateurs II
1 École des Mines de Saint-Etienne. 158, cours Fauriel Saint-Etienne Cedex 2. tél Fax Cours Architecture des.
INFOR 101 Chapitre 5 Marianne Morris.
AFNOG Rabat MAROC1 Perte du Mot de passe Enable.
Un programme Algorithme permettant au processeur de s'alimenter:
Exécution d ’un programme en 6809: Présentation du programme
18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
Bilan réunion 17/10/2014 Voir avec le CEA le type de chip qu’ils ont fait fondre: une version 3D (rétine+réseau neurones), ou une version 2D avec rétine.
BEP Electronique - Systèmes microprogrammés
Patricia Renault UPMC 2005/2006
Cours Système LI324 Les Interruptions Cours Système LI324
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Agata Savary, IUT de Blois, Département GTR, 1e année,
Chapitre 3 L’accès aux données.
Architecture des ordinateurs
CHAPITRE 10 Les sous-programmes 1. Sous-programme Suite d’instructions appelée de manière répétitive Par un programme Par plusieurs programmes distincts.
LES MEMOIRES et le décodage d’adresses
Formations Système Embarqué & Informatique Industrielle
Département Informatique Microprocesseurs & Ordinateurs Laurent JEANPIERRE IUT de CAEN – Campus 3.
Étapes pour la Programmation du 68HC11 I. Écriture du programme dans un fichier *.a11 II. Le programme est compilé (traduit en langage machine) III. Le.
Formation Réseaux et Télécommunication Master 1 Matière : DSP & FPGA Par: ATOUI Hamza.
CPU Fetch/Execute Cycle Computer program Electronic clock Computer Memory Data/address buses Fetch/Execute Cycle Accumulator ALU/Control Unit/Program Counter.
La rédaction du mémoire Projet de Fin de Cycle 2016/2017.
Transcription de la présentation:

Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0xXX Imaginons que l’instruction que nous venons de charger est BIPUSH 0x10

Comment faire un Bipush Mettre à jour le pointeur de Pile SP. Avancer le « Conteur de Programme » car l’instruction Bipush est codée sur 2 bytes. Mettre à jour le registre « TOS » contenant l’élément en haut de la pile. Stocker en mémoire à l’adresse de « SP » la nouvelle valeur de la pile.

Exemple Bipush 3 0x01 0x10 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0x10 SP+1

Exemple Bipush (SP= MAR=SP+1;goto bipush2) 3 0x01 0x10 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0x10

Exemple Bipush (SP= MAR=SP+1;goto bipush2) 3 0x01 0x10 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ 0x10

Exemple Bipush En résumé nous venons de faire les opérations suivantes –SP= MAR=SP+1;goto bipush2 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH bipush x04

Construisons le contrôleur pour l’instruction Bipush JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 Bipush F 0 F 1 ENA ENB SP MAR B=0x04 Bipush1Bipush2

Exemple Bipush 3 0x01 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Arrivée de la donnée demandée il y a deux cycles

Exemple Bipush 3 0x01 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ PC+1

Exemple (PC=PC+1;fetch ;goto bipush3) 3 0x01 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple (PC=PC+1;fetch ;goto bipush3) 3 0x01 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Bipush En résumé nous venons de faire les opérations suivantes –PC= PC+1; fetch ; goto bipush3 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH bipush x01

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 Bipush F 0 F 1 ENA ENB SP MAR B=0x04 Bipush1 Bipush2 F 0 F 1 ENB INC PC FETCH B=0x01 Bipush2Bipush3

Exemple Bipush 3 0x01 0x02 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Bipush (MDR=TOS=MBR; Wr ; Goto Main1) 3 0x01 0x02 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Bipush (MDR=TOS=MBR; Wr ; Goto Main1) 3 0x01 0x02 0x03 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ

Exemple Bipush En résumé nous venons de faire les opérations suivantes –MDR=TOS=MBR; Wr ; Goto Main1 Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH Main x02

Construisons le contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 Bipush F 0 F 1 ENA ENB SP MAR B=0x04 Bipush1 Bipush2 F 0 F 1 ENB INC PC FETCH B=0x01 Bipush2 Bipush3 F 1 ENB TOS MBR WRITE B=0x02 Bipush3

Exemple Bipush 3 0x01 0x03 0x02 0xXX 0x05 0x00 0x03 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ