La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Yassine Lakhnech Prof. UJF Verimag

Présentations similaires


Présentation au sujet: "Yassine Lakhnech Prof. UJF Verimag"— Transcription de la présentation:

1 Yassine Lakhnech Prof. UJF Verimag
Formation au CTL Yassine Lakhnech Prof. UJF Verimag Centre des Technologies du Logiciel

2 Centre des Technologies du Logiciel
Besoin de formations? Besoin constant en compétences informatiques, en particulier, dans des domaines pointus (systèmes embarqués, télécommunication,…). Départ des jeunes diplômés (concurrence entre les regions). Rapide évolution des technologies (nouveaux standards, langages et outils) -> besoin de mise à niveau. Besoin de redéploiements de ressources humaines. Centre des Technologies du Logiciel

3 Centre des Technologies du Logiciel
Contribution du CTL Formations: aux technologies de pointe (systèmes temps-réel, IHM, Middle-ware, méthodes à base de composantes) accélérées pour des ingénieurs en exercice avec un contenu et méthodes définit par des experts industriels et académiques -> transfert des compétences. Centre des Technologies du Logiciel

4 Contact - Responsable Formation Bruno.Bouyssounouse@imag.fr
SCADE : Programmation Synchrone des Systèmes Réactifs Formaliser  Valider  Générer Concepts de l ’Automatique Schémas de Blocs Systèmes Échantillonnés Circuits Synchrones Langage Lustre - Principes Fondateurs Flot des Données, Cycles Opérateurs Temporels Encapsulation Apports de l ’Informatique Structuration Typage Vérifications Statiques Sémantique Formelle Principes de Base Génération de Code Vérification (Paul Caspi) Environnement SCADE Interface Utilisateur Programmation LUSTRE Outils externes Méthodologie Validation Formelle Vérification Génération de Tests Architectures Quasi-Synchrones Origines Simulation SCADE Conception Robuste Cas Continu Confirmateurs Tolérance aux Fautes (Esterel Technologies) (Nicolas Halbwachs / Pascal Raymond) (Nicolas Halbwachs / Pascal Raymond) (Nicolas Halbwachs / Pascal Raymond) (Paul Caspi) (Paul Caspi) (Nicolas Halbwachs / Pascal Raymond) Laboratoire VERIMAG Formations Professionnelles Centre des Technologies du Logiciel 2 jours Contact - Responsable Formation

5 Contact - Responsable Formation Bruno.Bouyssounouse@imag.fr
SDL : Programmation Temporelle pour l’Ingénierie des Protocoles Télécoms Modéliser  Programmer  Tester Modèles et Théories de la Concurrence Modèles de Communication Modèles d ’Exécution Méthodologie et Méthodes de Validation Spécification de Contraintes Model Checking Outils de Vérification Tests de Conformité Simulation SDL Diagrammes SDL et Programmation de Base Primitives de Modélisation Temps-Réelle Intégration de code C en SDL Les Types de Données Abstraites Message Sequence Charts (MSC) Environnement de Dév : ObjectGeode Interface Utilisateur Simulation Discrète et Temps-Réel Débogage du modèle SDL Génération de Code Environnements de Test TestComposer (Laurent Mounier) (Susanne Graf / JC Fernandez) (Susanne Graf / JC Fernandez) (Alain Kerbrat) Laboratoire VERIMAG Équipe Systèmes Distribués & Complexes Formations Professionnelles Centre des Technologies du Logiciel 2 jours Resp : Yassine Lakhnech Contact - Responsable Formation


Télécharger ppt "Yassine Lakhnech Prof. UJF Verimag"

Présentations similaires


Annonces Google