R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning,

Présentation au sujet: "R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning,"— Transcription de la présentation:

1 R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning, moyens requis et requête à la CSP 1 Discussion avec Services Electronique/Microélectronique 28 avril 2009 François Vazeille

2 Rappels essentiels DATA CLK & CTRL anode signal Digital @ 40 MHz LV POWER Front End Board From PMT To / From Readout Interface Board PMT 1 Front End Board – 1/PMT – Replaces 3-in-1 Card DATA CONTROL anode signal Digital @ 40 MHz LV POWER Preamp Hi Gain POL REGs ADC Shaper Preamp Lo Gain 12 Bit ADC 12 Bit Data Selector & Output Driver Imon ADC CAL DAC 16 Bit Timing To / From Readout Interface Board POL REG = “Point of Load” Regulator ASIC 2 Nouveau: Toutes les données sont transférées à la salle d’électronique.

3 3

4 PMT 1 Front End Board – 1/PMT – Replaces 3-in-1 Card DATA CONTROL anode signal Digital @ 40 MHz LV POWER Preamp Hi Gain POL REGs ADC Shaper Preamp Lo Gain 12 Bit ADC 12 Bit Data Selector & Output Driver Imon ADC CAL DAC 16 Bit Timing To / From Readout Interface Board Cahiers des charges de l’ASIC  Tableau des Spécifications générales  Puis Tableaux pour 5 parties: Shaper et préamplificateur, ADC  physique , Intégrateur et ADC, Calibration, Services et Contrôle. 4

5 Spécifications générales ATLASsATLAS Fonctions carte 3en1 - Shaper (signaux physiques): pulses. - Intégrateur (calibration physique): courant. - Calibration interne: charges. - Logique de contrôle. - Signal pour Trigger. Idem mais signal analogique Trigger supprimé. Alimentation 3en1Tensions externes régulées.Régulation locale (à partir de tensions externes). Localisation et surface carte 3en1 Blocs PMT 4.5 x 7 cm 2 Idem Nombre9856 + spares.Idem ~11 000 Environnement: - Champ magnétique - Radiations max avec facteur de sécurité 5 (extrait…) < 20 Gauss 250 Gy (25 KRad) Idem 2500 Gy (250 KRad) 2 types de masse: Digital et HT OuiIdem Signaux d’entrée (sortie PMT) - Temps de montée: ~5.5 ns - Largeur: ~17 ns - Bruit (PMT): ~100 pA Idem mais  clipping  possible pour réduire la largeur de pulse avant mise en forme. Dynamique physique et dynamique retenue + résolution Selon: 350/10 MeV  1.0, 1.5 ou 2 TeV ou encore 20 MeV  1.3 TeV Soit ~60 000 ou 16 bits=65 000 et résolution 10 bits Idem (~12 fC à 800 pC) Conversion physique~50 Photoélectrons par GeV ou 40 ou ~800 fC/GeV ou 640 fC/GeV Idem Bruit physique MB max sans facteur de sécurité 11 à 30 MeV 136 à 365 nA (Initialement 2 µA) 112 à 300 MeV 1360 à 3650 nA 5

6 Spécifications Shaper et Préamplificateur ATLAS Shapers passifs sATLAS Shapers actifs Couplage AC avec PMT (Entrée basse impédance du Shaper) OuiIdem Fréquence d’échantillonnage40 MHz40 ou 80 MHz pas forcément dépendant du sLHC Signal sortie: - Hauteur max - Largeur - 4 V Différentiel ou 2V - 50 ns Dépendant de l’ADC Shapers bi-gain: - Haut Gain - Bas Gain x 32 /2 x 32 ou x 16 si 12 bits /2 x 1 Signal minimum: - Haut Gain - Bas Gain - 13 µV - 324 µV Dépendant de l’ADC Signal sortie: bruit - Haut Gain - Bas Gain - 324 µV - 13 µV Dépendant de l’ADC Nombre de points/événement 77, avec 2% d’uniformité dans la fonction de transfert Spécifications pouvant évoluer en fonction du choix de l’ADC. 6

7 Spécifications ADC  physique  ATLASsATLAS Fréquence d’échantillonnage40 MHz40 ou 80 MHz pas forcément dépendant du sLHC (80 MHz meilleur pour éliminer empilement) Dynamique et résolution 16 bits 10 bits Idem 2 x 10 bits 1 x 16 bits 2 x 12 bits 2 x 10 bits 1 x 16 bits 2 x 12 bits Meilleur overlap que 2 x 10 bits Bruit meilleur que 1 x 16 bits Bruit< 2 canaux ou ~24 fC Non linéarité intégrale< 2 canaux Non linéarité différentielle< 1 lsb IP commercial (voir exemples) ou conception originale. 7

8 Spécifications Intégrateur/ADC ATLASsATLAS Couplage DC avec PMT (Entrée haute impédance de l’intégrateur) OuiIdem Fonctionnement selon 2 origines: - Source radioactive Cs - Evénements MB - Courant de ~50 nA ou 30 nA (γ à 4 MHz ou 2 MHz) - Courant entre ~5 et 500 nA - Idem - Courant entre ~50 et 5000 nA Constante de temps RCGamme 0.7 à 10 ms (ou 20 ms), selon vitesse de la source Cs. Idem Gains6 gains via 6 transimpédances.A voir avec gains programmables Multiplexage pour ADC Oui: pour 48 voiesNon: 1 ADC/Voie ADC12 bitsIdem Résolution avec Cs< 1%Idem Non linéarité< 0.3%Idem Choix de la configuration4 switches analogiques contrôlés par l’interface de la carte 3en1 A voir Drift du piédestal pendant une calibration < 1 lsbIdem Spécifications à confirmer avec experts Cs et expérience acquise sur ATLAS. 8

9 Spécifications Calibration ATLASsATLAS DAC pour les 2 fonctions: AC et DC. 2 DACs 8 bits en sérieDAC 16 bits DAC pas rapide mais précis <1% OuiIdem Répétabilité0.1%Idem Tension externe de référence pour le DAC Commune à 48 voiesA voir Modes de fonctionnement à voir avec la parties Services et Contrôle. 9

10 Spécifications services et contrôles ATLASsATLAS Commandes Mot de 12 bits: - Enable/disable entrée Intégrateur - Choix source entrée (PMT/DAC) - Choix du gain Intégrateur (sur 6) - Enable/disable commande broadcast - Enable/disable injection de pulses - Chargement calibration DACs A voir (G. Drake) ContrôleRelecture du status de la 3en1 (12 bits) Idem Timing de la charge injectée/horloge 40 MHz Précision de 0.2 nsIdem Switches rapidesOuiIdem Choix d’une technique non source de bruit OuiIdem Connecteurs et câbles 3, dont 1 plat. (Câbles très fragiles sur la première et principale production) 3: Voir page suivante Suite page suivante 10

11 PMT 1 DATA CONTROL anode signal Digital @ 40 MHz LV POWER POL REGs Timing To / From Readout Interface Board POL REG = “Point of Load” Regulator Front End Circuitry 3-pin Ribbon Cable PCB Header Power Connector Suite  Services  : Choix de 3 connecteurs 11

12 Data, Clock, & Control Cable Function# BitsDifferentialTotal PinsCable ADC Data12 X 224Cable A - 40-pin Range Bits 2X 24Cable A - 40-pin ADC Data Clock 1X 22Cable A - 40-pin BC Clock 1X 22Cable A - 40-pin CAL Control 2X 24Cable A - 40-pin CAL Clock 1X 22Cable A - 40-pin Reserved 1X 22Cable A - 40-pin DAC Bits16X 232Cable B - 34-pin Reserved 1X 22Cable B - 34-pin Total74  Can be realized with (1) 34-pin & (1) 40-pin ribbon cables  Could reduce pin count by using a serial DAC  digital noise?... 12

13 Exemples d’ADCs 13 Aide possible du CERN

14 14 Considéré comme intrinsèquement plutôt radhard.

15 15

16 Travaux et collaboration (s) envisageable (s)  Sur quelle partie? Proposition: ADC  physique  mais ce n’est pas une obligation Sa conception et/ou son intégration globale: de la conception complète ou de l’IP  Intégration globale.  Avec Chicago/Argonne + le CERN Chicago: Kelby Anderson (Physicien) et J.F. Genat (Micro-électronicien) et autres personnes, en particulier Jim Pilcher. Argonne: Garry Drake (Physicien) et autres personnes, en particulier Larry Price.  Etat des contacts FV et DP  Jim Pilcher (Chicago) et Larry Price (Argonne). Jacques Lecoq  J.F. Genat.  Prochaines actions? 16 - Faire nos choix. - Contacter d’autres laboratoires. - En aviser la Collaboration.

17 Planning, moyens requis et requête à la CSP  A discuter aujourd’hui, avant de solliciter la CSP du laboratoire.  Planning déjà fixéCelui du Tilecal  Un grand pas aujourd’hui, mais à resoumettre à la collaboration  A voir avec Chicago/Argonne  Prendre en main l’ADC et son intégration … puis: LoI et IMoU ATLAS en 2010, TP en 2011-2012 et début de la production en 2012-2013. 17

18  Moyens financiers pour 2009 et 2010?  Moyens humains pour 2009 et 2010? ?  Date de soumission à la CSP? 18