SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 1 SOMMAIRE Insertable b-layer IBL Inner Detector SLHC LAr et Tile upgrade.

Présentation au sujet: "SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 1 SOMMAIRE Insertable b-layer IBL Inner Detector SLHC LAr et Tile upgrade."— Transcription de la présentation:

1 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 1 SOMMAIRE Insertable b-layer IBL Inner Detector SLHC LAr et Tile upgrade

2 SLHC upgrade et IBL Phase 1 ~2014, 3x10 34 cm -2 s -1 : new NbTi triplets, β*~0.25-0.3 m in IP1 & 5 beam from new Linac4 Phase 2 ~2017, ~10 35 cm -2 s -1 : possibly Nb 3 Sn triplet β*~0.15 m injectors LHC upgrade stages PSB SPS SPS+ Linac4 (LP)SPL PS LHC / SLHC DLHC 160 MeV160 MeV 1.4 GeV1.4 GeV 4 GeV4 GeV 26 GeV26 GeV 50 GeV50 GeV 450 GeV450 GeV 1 TeV1 TeV 7 TeV7 TeV ~ 14 TeV~ 14 TeV Linac2 50 MeV50 MeV PS2 2 ATLAS-France Paris 22 juin 2009 A.Rozanov

3 SLHC upgrade et IBL Layout of the new injectors SPS PS2 SPL Linac4 PS 3 ATLAS-France Paris 22 juin 2009 A.Rozanov

4 SLHC upgrade et IBL Peak luminosity Collimation phase 2 Linac4 + IR upgrade phase 1 New injectors + IR upgrade phase 2 Early operation Phase-I : 8 mois shutdown en 2014 (accident, délais Linac-4 CE) L= 3x10 34 cm -2 s -1 ~75 événements pile-up 550 fb -1 délivré Phase-II: 18 mois shutdown en 2018 L= 10 35 cm -2 s -1 300 – 400 événements pile- up - très difficile pour détecteurs Luminosité leveling ? ~75 events pile-up … 4 ATLAS-France Paris 22 juin 2009 A.Rozanov

5 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 5 IBL Insertable b-layer Perte de charge collecte ~60-70%,tension de déplétion 600 V, efficacité et résolution réduit, risques de thermal runaway et break-down b-layer Task Force recommande IBL en juillet 2008 au Bern extraction du tube a vide, tube a vide neuf R<=2.5 cm avec b-layer R=3.5 cm neuf Design goals : intermédiaire avant SLHC L = 3 10 34 cm -2 sec -1 Améliore la résolution du paramètre d’impact R=3.5 cm, 1.5 % X0 Résistance au radiation 200 Mrad Espace très réduit entre tube a vide et ancien b-layer R=5.05 cm 3 couches pixels existants reste en utilisation

6 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 6 Insertable b-layer R b1 = 35.0-37.0mm R b2 = 50.5mm R 1 = 88.5mm R 2 = 122.5mm

7 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 7 MC quatre scenarios Tube a vide 0.6%Xo IBL 1.5% X0 Old b-layer 2.7% X0 Budget matière critique Support locale avec mousse carbone ρ=0.1-0.2 g/cm3 et K =6-18 W/m.K ATLAS WH(120 Gev) IBL b-replaced SV1 ε b =70% SV1 ε b =60% 2-layers R=3.5, 8 cm 2-old layers

8 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 8 Performance versus pile-up ATLAS WH(120 Gev)->bb, uu Simulations CPPM-LPNHE- Milano Calcule CAD X0 – LPNHE Calcule budget matière service –LAPP Optimisation senseurs et résolution en progrès - LAL b- inserted as 4-layer R=3.5 cm SV1 ε b =60% b- replaced

9 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 9 Performance versus pile-up Conclusions: IBL avec 4 couches pixel layers est plus robuste au pile-up ATLAS WH(120 Gev) b- inserted as 4-layer R=3.5 cm SV1 ε b =70% b- replaced

10 SLHC upgrade et IBL 15 staves versus 7 bistaves b-layer 10ATLAS-France Paris 22 juin 2009 A.Rozanov 15 monostaves R=35-35 mm, inclination 20 deg 7 bistaves R=32-41 mm, inclination 0 deg redondance refroidissement

11 SLHC upgrade et IBL IBL IN2P3 11ATLAS-France Paris 22 juin 2009 A.Rozanov Ti tubes, soudure laser Ti – CPPM Prototype stave mousse carbone, tube Ti – Marseille-Wuppertal-Milano Proto stave design et intégration support – LPNHE-Berkeley Simulations et mesures thermomécanique CPPM-LAPP-Milano Test thermique matière - LPNHE Connecteurs Ti - CPPM-LAPP Placement modules sur stave par robot –CPPM Prototype bistave – CPPM-LAPP Choix liquide de refroidissement (CO2, C3F8, C2F6) – CPPM Service IBL avec design CAD – LAPP Soudure Ti faisceaux électrons – LAPP Bending tue Ti – CPPM-LAPP

12 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 12 Activités R&D pixel ATLAS b-layer upgrade Task Force: Design globale de b-layer pour upgrade – CPPM Supports locale pixels (échelles, tubes, connecteurs, câbles): EoI, Proposal - LPNHE, CPPM, LAPP, LAL Electronique front-end (FE-I4, FE-I4-3D, haute densité): EoI, Proposal - CPPM, LAL, LPNHE Sensor Si mince, hybritization SLID, vias for wirebond pads : Proposal approuvé - LAL

13 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 13 Chip FE-I4 Amsterdam-Berkley-Bonn-Genova-Marseille IBM 130 nm, pixel 50x250 um Prototype FE-I4-P1 sortie juillet 2008. Irradiation LosAlamos(LBNL) a 200 Mrad, CERN PS(CPPM) a 500 Mrad Soumission chip complet Septembre 2009 (finance ATLAS) 7.6mm 8mmactive 2.8mm FE-I3 74% 20.2mm active 16.8mm ~2mm ~200 μ m FE-I4 ~89% Chartered reticule (24 x 32) IBM reticule ~19 mm

14 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 14 Chips SEU-2,SEU-3, FE-I4-P2 Registre résistants aux upset (SEU) chip SEU2 – CPPM (Marseille) juillet 2008 Test SEU-2 au PS CERN proton 24 GeV (CPPM) Resistance des latchs aux upsets jusqu’à section 2 10 -16 cm 2 /bit Registre résistants au upset (SEU) chip SEU3 soumis mars 2009 (CPPM) Discriminateurs basse consommation FE-I4-P2 (CPPM) soumis mars 2009 (CPPM) ADC (température, courant de fuite) en préparation par CPPM

15 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 15 Senseur pixels Silicone 3D – grand charge, tension bas <150v, bords actives Silicone planaire - n-on-n certifie, bas bruit, HV <~ 600 v Diamant – pas de refroidissement, pas de courant de fuite Silicone planaire – LAL, LPNHE Simulation, optimisation TCAD, choix de bulk et implant, gard ring, breakdown,HV Caractérisation électrique (IV, CV), laser, LED, sources beta Irradiation, test faisceaux

16 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 16 Préparations SLHC Design luminosité L = 10 35 cm -2 s -1 Upgrade 2018, remplacement de tout ID, shutdown 1.5 année RD sensor pixel, mécanique, refroidissement, service (CPPM,LAL,LAPP,LPNHE)

17 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 3D : Pixel road map FE-I3 CMOS 250 nm FE-I3 CMOS 250 nm 50 μm 400 μm 50 μm 250 μm FE-I4 CMOS 130 nm FE-I4 CMOS 130 nm 125 μm 50-100 μm FE-XX5 : 2-3 tiers, haute densité 90nm,65nm  FE-TC4 réduction pixel pitch, bonding accessible de 2 cotes 17

18 SLHC upgrade et IBL 3D Multi-Project Run Fermilab organise 3D multi projet run avec Tezzaron juin 2009. 25 wafers Chartered bonde par Tezzaron dans 12 double wafers wafers bonde face to face. Rare exemple de coopération ILC – SLHC(ATLAS)-SLHC(CMS) FNAL, Italy (Bergamo, Pavia, Perugia, Bologna, Pisa, Rome), France (Marseille, Strasbourg, Orsay, Saclay, Grenoble, Paris) 18 ATLAS-France Paris 22 juin 2009 A.Rozanov

19 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov ATLAS in Tezzaron-Chartered Portage FE-I4-P1 (61x14 pixel array 50*166 µm, chip 3x4 mm) dans Chartered FE-C4-P1 en janvier 2009 par collaboration CPPM-LBNL –Bonn, retour mai 2009 Premier chip pixel 3D FE-TC4-P1 soumit en juin 2009 en 3 variantes, retour septembre 2009 FE-TC4-AEDS-P1 - analog tier LBNL-CPPM, digital tier simple par CPPM FE-TC4-AEDC-P1 – digital tier complique a la FE-I4 - Bonn FE-TC4-AHDS-P1 - analog tier “trous/CMS” LBNL-J.Fleury(LAL), digital tier - CPPM Preamp Amp2 FDAC TDAC Config Logic discri 19

20 SLHC upgrade et IBL Analogue Amplifier test structures TSV SLID Pixel layer sensor Digital Tier 50  m Bump Out discri 50  m Analogue AOP Tezzaron-Chartered 3D run Test chip 3D-TC ( 10x10 pixel array 50*50 µm ) Tezzaron-Chartered soumis juin 2009 par collaboration LAL-LPNHE, retour septembre 2009 analog tier par LAL (bas bruit, bas seuil, bas consommation) digital tier simple par LPNHE 20 ATLAS-France Paris 22 juin 2009 A.Rozanov

21 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov FE-C4-P1 tests au CPPM-Bonn-LBNL seuils jusqu’a 1000 électrons, dispersion de seuils 200 électrons bruit 70-100 électrons résistance au SEU bon (comme FE-I4 ou mieux),jusqu’a 160 Mrad pas de détérioration digital dose 160-400 Mrad “latchup” par protons 1-4% dans les latch DICE – a étudier dose 400 Mrad, conso analog normal, bruit ~250 électrons – a étudier 21

22 SLHC upgrade et IBL CPPM 9 June 2009 A.Rozanov 22 Design FE-TC4 Dimension chip 18.8 x 20.1 mm (336 lignes x 160 colonnes, EOC 1.95 mm) Pixel pitch 50x125 um, bump bond pads compatible avec 250 um sensor pitch possibilité de différent flavors dans certains colonnes (condition de sécurité et bon performance pour modules) Pros: sensor compatible, bump bonding compatible, module/stave intégration, outils test, software, mécanique, réutilisation de FE-I4 blocks, 2 plus de chips En cas de délais SLHC ou progrès rapide en électronique 3D => proposition de l’option 3D pour IBL

23 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 23 Priorité de R&D pixel CPPM, LAPP, LPNHE Réduire matière: mécanique léger (mousse carbone), petite tube Ti (CO2), services légers mais robustes CPPM,LAL,LPNHE- électronique 3D Réduire pixel: 50x125 um, 50x50 um CPPM,LAL: Tolérance au radiation: électronique Chartered-IBM, SEU, sensor Si planaire Réduire radius de b-layer: de 5cm a 3.5 cm, R chambre a vide Simulations physiques Décisions basées sur simulations: layout, R b-layer, double b-layer, pixel pitch, matière, overlays et efficacité

24 SLHC upgrade et IBL Pont Diviseur PMT3en1 Interface avec GBT Système HT LV Finger 4 Tensions Préprocesseur Trigger et RODs TiroirBasses Tensions USA15 Tile Calorimeter Upgrade Tile aura bon performance au SLHC. Phase-1: scintillateurs gap, crack, système laser (LPC) Phase-2: Changement d’électronique de readout et trigger. Transmission vers USA15 à grand vitesse (GBT) de l’information numérisée. Préprocesseur Trigger et pipeline. LPC: Ponts diviseurs, ASIC carte 3en1, Hautes Tensions individuelles, Mécanique Tiroirs,

25 SLHC upgrade et IBL ATLAS SLHC upgrade China 2009 A.Rozanov 25 LAr Calorimeter Upgrade Performance générale de LAr au SLHC est bonne. Changement d’électronique de readout et trigger Chip SiGe est en développement et test au LAL Calorimètre en avant FCAL doit être remplacer (grand Vdrop, space charge, boiling). Alternative mini FCAL.

26 SLHC upgrade et IBL ATLAS SLHC upgrade China 2009 A.Rozanov 26 Conclusions Améliorations Tile et LAr pour SLHC en électronique (LAL, LAPP,LPC) Projet Insertable b-layer (IBL) en route pour CPPM, LAL, LAPP, LPNHE RD en mécanique, service, sensor et électronique 3D pour phase-2 de SLHC pour CPPM, LAL, LAPP, LPNHE

27 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 27 Spares

28 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 28 Physics at SLHC Rare decays of Higgs boson Precision measurements of Higgs coupling and Higgs selfcoupling Extend reach in superpartner mass Precision measurements of SUSY couplings and mass spectrum Extend the reach of quarks substructure Extend reach of Z’ and W’ gauge bosons Probing rare decay of top quark Extending reach for smaller extra dimensions

29 SLHC upgrade et IBL ATLAS-France Paris 22 juin 2009 A.Rozanov 29 Physics at SLHC Rare decays of Higgs boson Precision measurements of Higgs coupling and Higgs selfcoupling

30 SLHC upgrade et IBL Integrated luminosity Collimation phase 2 Linac4 + IR upgrade phase 1 New injectors + IR upgrade phase 2 Early operation 30 ATLAS-France Paris 22 juin 2009 A.Rozanov

31 SLHC upgrade et IBL CPPM 9 June 2009 A.Rozanov 31 Cout FE-TC4 Chip 18.8 x 20.1 mm = 378 mm2 Chartered reticule 26x31 mm= 806 mm2, utilization 378/806=47 % Cout total TC 350 k$ + tier2 masks 295k$= 645 k$ Si multiproject => 645 k$ * 0.47 = 303 k$ Financemnt: 100kE (CPPM)+100kE(Bonn)+80kE(Vitesse)=280 kE=364k$ En plus : 200 k$ (FNAL+Italy+FranceILC)+20k (LBNL)+160k$(China)