Réunion de suivi du 25 novembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique.

Présentation au sujet: "Réunion de suivi du 25 novembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique."— Transcription de la présentation:

1 Réunion de suivi du 25 novembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique front-end François Vazeille

2 Dernières nouvelles  Les plus fraiches: hier ! Paris (24 novembre 2011): Jacques Martinot (Directeur IN2P3) ″S’il faut choisir (sous-entendu, pour des raisons budgétaires), la priorité en physique des particules sera LHC (et les upgrades) et LCG″ Remarque: des priorités sont également définis en matière hadronique (Alice, Ganil, Jlab), mais c’est moins clair en astroparticules. - Le réseau des communicants IN2P3 est autorisé à faire état de cette information (et de bien d’autres). - Nous l’indiquerons clairement lors du prochain Conseil Scientifique du LPC, ainsi qu’à la Direction du LPC.

3  Autres nouvelles  Conseil Scientifique LPC Jeudi après-midi 19 janvier 2012: upgrades expériences LHC. Vendredi matin 20 janvier 2012: projets astroparticules.  CSP ″Démonstrateur″ LPC Mauvaise nouvelle: déplacée début janvier  risque de migrer en février en raison du Conseil Scientifique Rappel: réunion du 20juillet  Demande CSP en septembre, puis dérive: octobre, novembre, début décembre…  Conséquence: 6 mois de retard sur une échéance à 18 mois !  Personnels nouveaux (  réunion des physiciens ATLAS/LPC) Electroniciens (Estimation des travaux ?): Mini-tiroirs : Eric Sahuc Front-end: Roméo Bonnefoy Physiciens: Front-end: Christophe Guicheney et Fabrice Podlyski + autres dans le domaine du possible.

4 A demonstrator for digital readout of calorimeter data The idea is to provide a digital readout channel for the calorimeters that could operate in parallel with the current analog trigger. It should be used to study critical components in the future readout chain, such as the high speed optical link, the receiver boards and the preprocessor functionality. Apart from the on-detector parts it would include fibers bundles from the calorimeters to the counting room and new RODs. One conceivable path if the additional latency is not too large is to build an interface board to fit into a L1Calo PreProcessor crate that emulates the old trigger data protocol and feeds trigger tower data into the regular data steam. A better and more straightforward method would be to use spy memories in the new RODs and in the PreProcessor to catch and compare trigger tower sums produced in both data flows. However, independent of the way chosen to verify the functionality of the demonstrator design it is always important to keep the latency increase as low as possible. Fiber optic outputs from the RODs could also be used as a data source for a phase II L0Calo demonstrator. This would then constitute an early full prototype slice of the final Phase II system that could run parasitically with the existing system. The main guiding principle in this endeavor is to provide a “safe” way to gradually develop the new system while keeping the disruption to the existing system at a minimum. LAr implementation In the Liquid Argon calorimeter the front-end boards sum all the high granularity cells into.1x.1 trigger cells one per depth layer. The different layers are then summed in he tower builders into tower sums. A possible scenario would be to redesign the tower builder so that it would also digitize all layer sums and send them to counting room as digital trigger signals. This would allow evaluating the high speed that is necessary for the digital full readout of all LAr cells to the first level trigger. Extrait de la réunion des physiciens ATLAS/LPC  Exemple de document ATLAS

5 TileCal implementation In TileCal the most straight forward option is to build the demonstrator around the plans for the new digital readout and provide additional analog outputs that could feed into old trigger summation daughter boards. Since the new system will be more compact than the present system, there will be ample space for the additional summation boards. In the digital scheme the Main Board will send all digitized data via daughter boards to the off-detector sROD and sROD preprocessor FPGAs. Here the data should be tapped into a separate path leading to the current ROD system after being converted into the standard format. The TTC clock and the appropriate TTC signals will be sent to the drawer via the sROD and the GBT protocol. To make this possible it would be necessary to build an advanced prototype of the on-detector main board and its processor board during 2011, to test it in the drawer test benches in building 175 and to build a more final prototype during 2012. A new drawer should be installed and tested in ATLAS during 2013 and part of 2014. When starting the tests in 2013 only one new drawer would be included, but if it operates as expected during tests and during actual data taking a larger section installed. In parallel with this there must be a development of the demonstrator ROD. What needs to be proven is that the new DAQ format and precision is compatible with the present one.

6 Phase I upgrade TileCal implementation If the TileCal demonstrator operates well, but it is found desirable to still keep the analog trigger option, one could, in principle, decide to install the demonstrator solution for the entire Tile calorimeter. However, the difference between this and a full phase II upgrade is smaller than for LAr. Phase II upgrade TileCal implementation When it is found that the analog option is not necessary one can optimize other parts such as the drawer mechanics to improve serviceability. Quarter sized “mini drawers” containing just one Main Board is one possibility. It is also necessary to include results and experience from other upgrade R&D projects that could not be accommodated in the demonstrator. For example it is uncertain whether a final solution to the Low Voltage Power Supply problem could be included in the demonstrator. The demonstrator Main Board and the front-end boards can in principle be used in Phase II as well, unless there are specific reasons to perform modifications.

7 Mini-tiroirs - Au moins un train de 4 pour Q3 2012. - Banc test au LPC avec Finger  Liens mécaniques.  Outillage d’insertion.  Services: Cooling, câbles, fibres. y compris Hautes Tensions.  Rappel de la présentation du 8 novembre 2011 Reprendre le document écrit par François Daudon (quelques corrections) + ajouter quelques spécificités propres aux mini-tiroirs.

8  Les mini-tiroirs ne sont pas ″universels″ Interne Externe: - Référence position. - Patch Panel ou équivalent. - Remplissages différents en PMTs et en plus différents aussi selon Modules LB et EB. - Niveaux de radiations. + Modules spéciaux.  Conclusion: il n’est pas gênant de considérer des services différents du point des raccords de longueur par exemple…

9  Tests de manutention au LPC et outillage d’insertion  Proposition pratique … et économique: utiliser la mécanique du banc test des tiroirs et le Finger en plastique. Autre avantage: vision de ce qui se passe à l’intérieur du Girder.  Optimisation des solutions  Consulter les physiciens qui ont procédé aux insertions: Fabrice Podlyski, David Calvet, François Vazeille, Claudio Santoni, Dominique Pallin.  Question ouverte: Le cooling ″eau″ est-il nécessaire dans la solution ASIC ?  Fabrication de nouveaux mini-tiroirs ?  Non s’il y des problèmes de budget, mais améliorations possibles.

10 Electronique front-end  Rappel de la présentation du 8 novembre 2011 (transparent suivant)  Rappel de la présentation du 8 novembre 2011 (transparent suivant)

11 Pulse Intégrateur CIS Logique C/R Intégr. DAC + Comp. Régula- teurs ? Logique Comp. ASIC ″3en1″″MB2″″DB″ ″Adder″ En bleu et rouge, ce qui nous revient … ″sROD″

12 FV: - Présentation à Roméo  2 activités: banc test et électronique Démonstrateur. - Collection des exposés Argonne, Chicago et Stockholm traitant de leurs travaux. Prochaine étape: sélection des points importants et des documents annexes donnant les schémas électroniques.  Définir notre solution préférée de départ sur les emplacements.  Eviter si possible des solutions qui vont ″choquer″ la collaboration, ce qui n’empêche pas d’étudier en parallèle des idées nouvelles Exemples: Partir sur 2 gains et un intégrateur de courant, mais faire des simulations également sur des nouvelles idées: cas typique de l’intégration des signaux numérisés à 40 MHz  Christophe et Fabrice. Je ferai une proposition dans 15 jours.