Evolution des machines Introduction à l’ARDUINO

Présentation au sujet: "Evolution des machines Introduction à l’ARDUINO"— Transcription de la présentation:

1 Evolution des machines Introduction à l’ARDUINO
Chapitre_1 ARDUINO Evolution des machines Introduction à l’ARDUINO Novembre 2016 J.Callot L.Piedfort

2 Evolution des machines
Novembre 2016 J.Callot L.Piedfort

3 Les 8 bits Machines de type load/store avec au minimum 1 accumulateur (registre) Machines à 1 opérande Load lire la mémoire et charger l’accumulateur Store écrire le contenu de l’accumulateur en mémoire Peu de modes d’adressage Immédiat Direct Indirect Indirect indexé Novembre 2016 J.Callot L.Piedfort

4 Familles microprocesseurs 8 bits
Intel 8008, 8080 Motorola 6800 Zilog Z80 Novembre 2016 J.Callot L.Piedfort

5 Mainframes Machines multi users (16/32 bits) IBM CDC
DEC (Digital Equipment Corporation) famille PDP UNIX Langage C Novembre 2016 J.Callot L.Piedfort

6 Les 16 bits Machines de type move avec 8/16 registres
Machines à 2 opérandes Ex: add R1,R2 R1+R2->R2 Beaucoup de modes d’adressage Immédiat, direct, indirect, register, indirect register, indirect register post incrémenté, indirect register pré décrémenté ….. Novembre 2016 J.Callot L.Piedfort

7 Familles microprocesseurs 16 bits
Machines dites CISC Intel 8086 architecture interne 16 bits data et adresse Motorola architecture interne 32 bits data et adresse (fortement inspiré du PDP) Zilog Z800 et Texas 9900: pas survécus Novembre 2016 J.Callot L.Piedfort

8 Problèmes des CISC Machines microprogrammées (lenteur d’exécution, mais facilité de rectifier des bugs de conception) Taille des instructions variable et temps d’exécution variable Difficile de faire du parallélisme pour l’exécution des instructions Difficultés pour tester les puces en usine Les compilateurs ne savaient pas utiliser toutes les ressources des boîtiers Il fallait augmenter la fréquence de l’horloge pour augmenter la performance (chaufferettes!!!!) Novembre 2016 J.Callot L.Piedfort

9 Idée du RISC Machines à 3 opérandes Beaucoup de registres
Machines 32/64 bits Taille des instructions unique Parallélisme d’exécution Machines câblées de type load/store But visé au début: 1 instruction par clock Novembre 2016 J.Callot L.Piedfort

10 Familles microprocesseurs RISC
SUN architecture SPARC HP architecture PRECISION Silicon Graphics architecture MIPS IBM+Motorola architecture POWER PC Architecture ARM vendue à divers fondeurs Architecture très simple, adaptée à la mobilité (Intel, Freescale (ex Motorola), Texas…..) Novembre 2016 J.Callot L.Piedfort

11 Microcontrôleurs PPC Famille IBM
Boitier généraliste: famille 4XX (dont le 403) Famille Freescale Boitier pour les télécom: famille 8xx (dont le 860)puis 8XXX Boitier pour l’automobile: famille 5xx puis 5XXX, PXR4040 Novembre 2016 J.Callot L.Piedfort

12 ARDUINO UNO introduction Novembre 2016 J.Callot L.Piedfort

13 Microcontrôleur ATMEL 328P Advanced RISC Architecture
131 instructions 32 registres 8 bits Exécution de la majorité des instructions 1 clock Multiplieur (2 cycles) Novembre 2016 J.Callot L.Piedfort

14 Microcontrôleur ATMEL 328P
Novembre 2016 J.Callot L.Piedfort

15 Microcontrôleur ATMEL 328P
Novembre 2016 J.Callot L.Piedfort

16 Microcontrôleur ATMEL 328P
Novembre 2016 J.Callot L.Piedfort

17 Carte UNO Clock 16 MHz 32 Ko FLASH 2 Ko SRAM 1 Ko EEPROM
14 pins I/O numériques (O à13) 40 mA max Dont 6 PWM possibles (3, 5, 6, 9,10,11) Dont 2 en génération d’IT possibles (2, 3) 0: RX UART, 1: TX UART 6 pins analogiques (A0 …A5) Novembre 2016 J.Callot L.Piedfort

18 Cartes UNO Novembre 2016 J.Callot L.Piedfort

19 Carte NANO Novembre 2016 J.Callot L.Piedfort

20 Environnement de travail
Novembre 2016 J.Callot L.Piedfort

21 Compilation et téléchargement
Novembre 2016 J.Callot L.Piedfort

22 Ouvrir un fichier d’application
Novembre 2016 J.Callot L.Piedfort

23 Type de carte Novembre 2016 J.Callot L.Piedfort

24 Port de COM Novembre 2016 J.Callot L.Piedfort