Plan du cours Introduction : création de circuits

Présentation au sujet: "Plan du cours Introduction : création de circuits"— Transcription de la présentation:

1 Plan du cours Introduction : création de circuits
1. Codage de l’Information 2. Algèbre de Boole 3. Aspects technologiques des circuits 4. Les Circuits combinatoires : Transcodeurs, Aiguilleurs, Comparateurs Opérateurs arithmétiques 5. La Logique séquentielle Circuits de base : les bascules RS, JK, D Registres, registres à décalage, Compteurs 6. Les Circuits programmables

2 1. Les transcodeurs Décodeurs : n entrées – 2n sorties
Pour chaque combinaison d’entrée, 1 seule sortie est activée Les entrées sont appelées adresses : numéro de la sortie activée Exemple : décodeur 2 vers 4 E0 E1 S3 S2 S1 S0 Décodeur 2 vers 4 N°Ad E1 E0 S3 S2 S1 S0 1 2 3 1 1 1 Equations: 1 𝑺3 = E1 . E0 𝑺2 = E1 . 𝑬𝟎 𝑺1 = 𝑬𝟏 .E0 𝑺0 = 𝑬𝟏 . 𝑬𝟎

3 1. Les transcodeurs Décodeurs : n entrées – 2n sorties &
Pour chaque combinaison d’entrée, 1 seule sortie est activée Les entrées sont appelées adresses : numéro de la sortie activée Exemple : décodeur 2 vers 4 & 1 E 𝑺0 = 𝑬𝟏 . 𝑬𝟎 N°Ad E1 E0 S3 S2 S1 S0 1 2 3 𝑺1 = 𝑬𝟏 .E0 𝑺2 = E1 . 𝑬𝟎 𝑺3 = E1 . E0

4 1. Les transcodeurs Décodeurs : n entrées – 2n sorties
Exemple : 139 (2 décodeurs 2->4) Sorties en logique négative une entrée supplémentaire : G sert à autoriser le fonctionnement du circuit si G = H (niveau logique 1) toutes les sorties sont invalidées (H) si G = L (niveau logique 0) fonctionnement standard : une sortie sélectionnée (L)

5 1. Les transcodeurs Décodeurs : n entrées – 2n sorties
Exemple : 139 (2 décodeurs 2->4) Sorties en logique négative => utilisation de NAND NAND à 3 entrées pour prendre l’entrée d’autorisation G en compte

6 1. Les transcodeurs Décodeurs : n entrées – 2n sorties
Application : à l’aide d’un décodeur 3 vers 8 on peut réaliser n’importe quelle une fonction logique à 3 variables A B C F 1 𝐴 . 𝐵 . 𝐶 𝐴 . 𝐵 .C 𝐴 .B. 𝐶 𝐴 .B.C A. 𝐵 .C A.B. 𝐶 A.B.C B A S0 S2= 𝐴 . 𝐵 .C S4 S6=A.B. 𝐶 Décodeur 2 vers 4 C S1= 𝐴 . 𝐵 .C S3= 𝐴 .B.C S5 S7=A.B.C ≥ 1 F Solution un peu riche => Karnaugh préférable !

7 1. Les transcodeurs Codeurs : 2n entrées – n sorties
Ce circuit code en sortie le numéro de l’entrée active de poids le plus fort Exemple : Encodeur 4 vers 2 E3 E2 E1 E0 S1 S0 E0 E1 S1 S0 Encodeur 4 vers 2 E2 E3 X X X X X X X représente 0 ou 1: permet de simplifier la table de vérité Rq :Il manque un signal pour traiter le cas où toutes les entrées sont à 0

8 1. Les transcodeurs Codeurs : 2n entrées – n sorties
Exemple : 148 : Encodeur de priorité 8 vers 3 Zone de fonctionnement en logique négative La sortie GS=0 valide ce fonctionnement EI en entrée et EO en sortie autorisent la mise en cascade. Fonctionne seulement si EI = 0 . Si toutes les entrées sont à 1 => EO = 0 : autorise le niveau suivant

9 1. Les transcodeurs Codeurs : 2n entrées – n sorties
Exemple : 148 : Encodeur de priorité 8 vers 3

10 47 : décodeur pour afficheur 7 segments
1. Les transcodeurs Transcodeurs : p entrées – k sorties Exemples : 42 : codeur BCD-binaire BCD = Binaire Codé Décimal ( c’est-à-dire de 0 à 9) 7442 47 : décodeur pour afficheur 7 segments

11 2. Les aiguilleurs Multiplexeurs : 2n entrées – n entrées adresse - 1 sortie En sélectionnant une entrée par son adresse codée sur n bits, on transmet son signal en sortie S & 1 E D 2 3 D0 S E1 E0 D1 D2 D3 E1 E0 S D0 1 D1 D2 D3 Equation S = 𝑬𝟏 . 𝑬𝟎 .𝑫𝟎 + 𝑬𝟏 .𝑬𝟎.𝑫𝟏 + 𝐄𝟏. 𝑬𝟎 .𝑫𝟐 + 𝐄𝟏.𝐄𝟎.𝑫𝟑 Rq : on évite la table de vérité sur 6 variables! on remarque que le schéma n’est réalisé qu’avec des NAND ( A + B = 𝐴 . 𝐵 ) & ≥1 A B

12 2. Les aiguilleurs Multiplexeurs : 2n entrées – n entrées adresse - 1 sortie Exemple : 151 : multiplexeur 8-> 1 Applications : génération de fonctions logiques, concentration de données : Un signal de validation S 2 sorties : Y positive, W complémentée

13 2. Les aiguilleurs Démultiplexeurs : 1 entrée – n entrées adresse - 2n sorties Inverse du multiplexeur: amène la valeur de l’entrée sur l’une des sorties D E 1 S 2 3 & 1 S0=D. 𝐸1 . 𝐸0 E D S1=D. 𝐸1 .E0 S2=D. E1. 𝐸0 S3=D. E1.E0 N°Ad E1 E0 S3 S2 S1 S0 D 1 2 3 Ressemble beaucoup au décodeur … avec D en plus sur tous les termes

14 Exemple de génération de fonction logique : Réaliser un OU Exclusif à l’aide d’un Multiplexeur 4 vers 1 Schéma normalisé: Solution: Equation du Mux: S = 𝑪𝟎 . 𝑪𝟏 .𝑬𝟎+ 𝑪𝟎 .𝑪𝟏.𝑬𝟏+𝑪𝟎. 𝑪𝟏 .𝑬𝟐+𝑪𝟎.𝑪𝟏.𝑬𝟑 Equation du OuEx: S = 𝒂+𝒃 = 𝒂 .𝒃+𝒂. 𝒃 Solution en prenant : C0 = a , C1 = b E0 = 0 , E1 = 1 , E2 = 1 et E3 = 0

15 Equations du Décodeur :
Exemple de génération de fonction logique : Réaliser un OU Exclusif à l’aide d’un Décodeur 2 vers 4 Schéma normalisé: Solution: Equations du Décodeur : 𝑺0 = 𝑪𝟎 . 𝑪𝟏 .𝑬 ; 𝑺𝟏= 𝑪𝟎 .𝑪𝟏.𝑬 ; 𝑺𝟐 = 𝑪𝟎. 𝑪𝟏 .𝑬 ; 𝑺𝟑=𝑪𝟎.𝑪𝟏.𝑬 ; Equation du OuEx: S = 𝒂+𝒃 = 𝒂 .𝒃+𝒂. 𝒃 Solution en prenant : S = S1 + S2 et E = 1

16 3. Les comparateurs Comparateur pour 2 chiffres binaires a b a>b
1 Rq : Le circuit a été construit de telle sorte que les signaux traversent le même nombre de portes pour avoir le même temps de propagation Equations S = (a>b) = E = (a=b) = I = (a<b) = a . 𝒃 a . b + 𝒂 . 𝒃 = 𝒂⊕𝒃 𝒂 . b

17 A B A>B A=B A<B 3. Les comparateurs a0 a1 a2 a3 b0 b1 b2 b3
Comparateur pour 2 nombres binaires ( par 4 bits) A’ >B’ , A’=B’ et A’< B’ représentent le résultat de la comparaison antérieure de 4 bits de poids plus faibles ( utilisés uniquement en cas d’égalité des bits testés) a0 b0 A>B A=B A<B A B a1 a2 a3 b1 b2 b3 A’>B’ A’=B’ A’<B’

18 Exemples : 85 : comparateur 4 bits
3. Les comparateurs Comparateur pour 2 nombres binaires ( par 4 bits) Exemples : 85 : comparateur 4 bits (A ≠ B) (A = B)

19 Exercice : comparaison de 2 mots de 12 bits
Combien de comparateurs faut-il ? A A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A’>B’ A’=B’ A’<B’ ’ A>B A=B A<B A’>B’ A’=B’ A’<B’ ’ A>B A=B A<B A’>B’ A’=B’ A’<B’ ’ A>B A=B A<B 1 A>B A<B A=B B B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 Inconvénient: le temps de réponse est important, car il y a 3 niveaux en cascade Pour comparer 2 mots de 16 bits il faudrait 4 comparateurs. Exercice : Réfléchir à une solution avec 4 comparateurs mais seulement 2 niveaux en cascade

20 4. Calcul arithmétique addition binaire : semi- additionneur
Somme Retenue ½ Add addition binaire : semi- additionneur Equations : S = R = A B S R 1 𝑨 . B + A . 𝑩 = A ⊕B A . B Réalisation : =1 & S R A B

21 4. Calcul arithmétique addition binaire : additionneur complet Ri
Si Ri Add Ri-1 addition binaire : additionneur complet 00 01 1 10 11 Ri-1 Bi Ai Ri Ai Bi Ri-1 Si Ri 1 Ri= Ai.Bi + Ri-1.Ai + Ri-1.Bi 00 01 1 10 11 Ri-1 Bi Ai Si Rq: Le damier sur Karnaugh est caractéristique du OU Exclusif (ou du Non-Ou Exclusif ) Ici en 0 en 000 => ⊕ Si= Ai + Bi + Ri-1

22 4. Calcul arithmétique soustraction binaire : semi- soustracteur (A-B)
Equations : A B D R 1 D = R = A . B + A . B = A +B A . B Réalisation : =1 & D R A B 1 Rq: Les équations de la soustraction ne diffèrent de celles de l’addition que pour la retenue : 𝐴 au lieu de A

23 4. Calcul arithmétique soustraction binaire: soustracteur complet Ai –(Bi+Ri-1) 00 01 1 10 11 Ri-1 Bi Ai Ri Ai Bi Ri-1 Di Ri 1 Ri= Ai.Bi + Ri-1.Ai + Ri-1.Bi 00 01 1 10 11 Ri-1 Bi Ai Di Rq: là encore , les équations ne diffèrent de celles de l’addition que pour la retenue : 𝐴𝑖 au lieu de Ai Di= Ai + Bi + Ri-1 = Si