TGV Trigger Générique Vme Face avant Tri d’événements de physique

Présentation au sujet: "TGV Trigger Générique Vme Face avant Tri d’événements de physique"— Transcription de la présentation:

1 TGV Trigger Générique Vme Face avant Tri d’événements de physique
Description applications Face avant Aspect générique du module 6 entrées CF1 CF2 Raz GATE E1 E3 E5 ARM FCLR E2 E4 RAZ TM OK DRDY MUXS1 MUXS2 visuelle 2 emplacements cartes filles pour les options du module 2 sorties d’inspection 8 sorties Complète reprogrammation Tri d’événements de physique Format VME : harmoniser un standard d’acquisition de données au LPC autour de codeurs C.A.E.N 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

2 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO
SYNOPTIQUE GENERAL ARM E1 E2 E3 E4 E5 RAZ TM GATE OK FCLR DRDY MUX1 MUX2 Bus VME FPGA Ldvme 16 2nd FPGA : fonction de base Tranlateur Nim -> LVTTL Translateur LVTTL -> NIM FPGA VME Chargement FPGAs via le PLD : liaison « passive serial » 32 BUS VME FPGA TRIGGER LVDS Cartes filles : Programmation « passive serial » Bus bidir wrpld DPMC2[15:0] CF2 Bus LVDS 11 NPMC2[3:0] PLD Bus spécifique LVDS Mémoire Flash initialement écrite via l’outil NIOS IDE (JTAG) AFLASH[22:0] NPMC1[3:0] FLASH CF1 DPMC1[15:0] Code du PLD chargé par JTAG DFLASH[7:0] Entrées – sorties cartes filles 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

3 LA FONCTION DE BASE : LE TRI D’EVENEMENTS
Chronogramme suivant : 3 entrées parmi 4 selon un scénario acceptation ou rejet d’événements FA E1 ARM GATE E1ARM E2ARM E3 E2 E3ARM FCLR E1 and E2 : événement rejeté => FCLR E2 and E3 : événement accepté => IRQ et OK OK Mémoire de configuration préalablement initialisée Cette fonction de tri permet de répondre à ce jour à une grande partie des besoins de nos expériences 16 cartes ont été ainsi livrées avec cette fonction de base dans 5 laboratoires extérieurs gestion de l’interruption (mode ROAK) IRQ Libération Trigger Lecture des différents codeurs TM 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

4 LES CARTES FILLES ASSOCIEES
Carte CES FPGA TRIGGER FPGA VME 2 cartes filles développées au LPC de Caen Carte fille réceptrice-Centrum Module TGV équipé de la carte fille RC pour l’expérience Caviar à Ganil adaptation à l’expérience Choix de la carte fille ou développement d’une nouvelle Carte « bus de contrôle » utilisée pour des tests de détecteurs neutrons 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

5 sur les 2 sorties dédiées
INTERFACE GRAPHIQUE Java - groupe informatique au LPC Paramétrage de l’expérience Configuration mémoire Masquage voies d’entrées Signaux à visualiser sur les 2 sorties dédiées Comptage Largeur fenêtre d’analyse Onglet pour chacun des modules Code constructeur spécifié Onglet carte « bus de contrôle » Plusieurs interfaces graphiques à développer code dans le FPGA Interface graphique intégrée sous le système d’acquisition de données « DAS » développé à Ganil et au LPC 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

6 ORGANISATION DES DONNEES
LDVME Organisation de 4 zones mémoire FPGA VME Accessibilité de ces 4 zones par NIOS IDE (conception) Chargement des codes géré par le PLD à la mise sous tension : assurance de la fonction de base du module wrpldconf « PS » FPGA TRIGGER AFLASH Chargement possible d’une de ces 4 zones à tout moment par un ordre VME PLD « PS » Seule la zone TRIGGER USER est accessible à l’utilisateur en écriture depuis le bus VME TRIGGER USER DFLASH TRIGGER SAFE Définir une nouvelle fonction sécurité de la fonction de base du module Utilisation de registres génériques disponibles dans le FPGA VME pour créer tout nouveau code : on peut redéfinir complètement la fonctionnalité du FPGA TRIGGER VME USER VME SAFE FLASH 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

7 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO
INTERFACE MODE EXPERT Redéfinition complète de la fonctionnalité du FPGA TRIGGER Code comportemental écrit en Verilog ou en VHDL synthétisé et « routé » par Quartus (brochage du FPGA TRIGGER fourni) peut être écrit en mémoire « Flash » ou chargé directement dans le FPGA pour des tests (fichier .rbf) Prise en compte à la mise sous tension : nouvelle fonction nouvelle interface graphique 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO

8 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO
CONCLUSION Grande souplesse d’utilisation par son entière reconfiguration Valorisation envisagée après la signature d’un contrat de confidentialité avec un industriel Dossier de transfert de savoir-faire validé par F.I.S.T Second contact avec l’industriel espéré en vue de la signature d’une convention Documentation V1.2 et annexe de programmation disponibles 28/11/2018 Trigger VME Albert Leconte LPC Caen Rencontres IAO-CAO