Les systèmes multiprocesseurs Ph. Sèvre le 19/12/08.

Présentation au sujet: "Les systèmes multiprocesseurs Ph. Sèvre le 19/12/08."— Transcription de la présentation:

1 Les systèmes multiprocesseurs Ph. Sèvre le 19/12/08

2 Introduction Problématique : comment obtenir plus de puissance ? Processeur plus puissant : investissement lourds pour les constructeurs Solution la plus évidente : multiplier le nombre de processeurs ou le nombre de coeurs Prroblème : la linéarité –4 proc. : Puissance X 4 ? –64 proc : Puissance X ?

3 Notion de couplage

4 Les processeurs multi-coeurs plusieurs cœurs de processeurs côte-à-côte sur le silicium : le support (connectique) ne change pas. Certains éléments, (la mémoire cache) peuvent être mis en commun. Les processeurs multicœurs sont cadencés à des fréquences inférieures à celle des monoprocesseurs, d'où une consommation et un dégagement de chaleur réduit. remplacent N processeurs Sun : de multicœurs en trois dimensions, cest-à- dire avec une zone de recouvrement des deux cœurs (donc superposés) permettant de mettre en place des canaux de communication entre eux. ces architectures intéressantes pour les programmes qui se prètent simultanément aux deux techniques precitées (multicœurs et hyperthreading).

5 Le SMP (Symetric MultiProcessing) plusieurs proc. sur la carte mère, chacun disposant dun accès égal aux ressources chacun dispose de sa mémoire cache accèdent tous à la même mémoire système (Uniform Memory Access) fonctionne bien jusquà 4 ou 8 processeurs, ensuite la gestion de laccès aux ressources communes (bus, mémoire,...) pose problème

6 Le SMP en architecture Intel Gros problème : adressage des proc sur 2 bits => 4 procs. Maxi passage à 8 procs : nouveau chipset dévellopé spécialement par Intel (Profusion) actuellement, très peu de solutions Intel à plus de 8 procs.

7 SMP : Shéma de principe

8 Le SMP - le Crossbar composant électronique (commutateur) qui remplace le bus système chaque composant dispose de laccès immédiat aux données à lorigine sur les mainframes, disponible sur les serveurs de haut et entrée de gamme permet de supporter un plus grand nombre de proc avec de bonnes performances utilisé chez –Bull (Escala), Sun (Enterprise 10000 : 64 proc), –Unisys (ES7000 : 32 proc sur Intel), HP

9 Le SMP - Bilan très répandu simple à fabriquer peu cher pas de réécriture des application en revanche : –non linéaire (2 procs => 1,6) –performances si plus de 8 procs (sauf si crossbar) –scalabilité –nombre de procs limité (32 ou 64)

10 Le SMP - Crossbar - CMP on trouve également le terme CMP (Cellular Multi Processing) pour qualifier le SMP avec Crossbar le CMP permet également le partionnement physique de larchitecture par rapport au SMP classique –il est plus linéaire –nombre de procs plus importants –plus grande scalabilité

11 NUMA Non Unifom Memory Access Différents modules SMP de quatre procs chacun commutés entre eux, forment un quad. Ce quad possède sa propre mémoire, son bus et son système d'entrées-sorties et l'ensemble des modules est géré par un seul système d'exploitation chaque module communique avec les autres par un bus à 1 Gb/s presque linéaire : 2 procs => 1,97

12 NUMA: Schéma de principe

13 NUMA - Suite Pas deffet de goulet détranglement du à laccès commun à un bus unique comme avec SMP Problème : certaines applications demandent à être réécrites => mémoire non linéaire Mise en œuvre chez IBM (Numa-Q ) après le rachat de Sequant, chez Unisys, HP (V9000). peut supporter plus de 100 procs système partitionnable limité au monde Unix et Linux bientôt quelques problèmes de temps de latence pour laccès à la mémoire

14 CC-NUMA CC-NUMA, ou cache-coherent NUMA utilise un système de gestion de la cohérence de cache par matériel (coomunication inter- noeuds). Les transferts mémoire et les requêtes sont traitées exclusivement par matériel (détermination si ladresse est locale ou distante) CC-NUMA est la form la plus répandue de NUMA du fait de son efficacité. NUMA-Q est la version IBM de CC-NUMA

15 MPP (Massively Parallel Processing) systèmes distribués complètement indépendant chaque noeud dispose de sa propre instance du SE, un ou 2 processeurs, de mémoire, dentrées sorties et dun bus système. Les noeuds sont interconnectés gestion de la cohérence : envoi de message (logiciel) pb : si nombre de noeuds élevé, croissance exponentielle du traffic et baisse des performances

16 MPP : Schéma de principe

17 MPP (Massively Parallel Processing) peut supporter plusieurs centaines de noeuds Pb : les applications doivent être réécrites pour utiliser les spécificités du MPP Vendeurs : Siemens, NCR coût élevé Exemples dutilisation : –VOD : Vidéo On demand –Data Warehouse, Data Mining...

18 Tableau : quelques exemples

19 En conclusion le SMP est très utilisé et pas uniquement sur les machines dentrée de gamme il est très bien supporté en architecture Intel de plus en plus de machines hybrides : quad SMP en architecture NUMA pour les applications demandant plus de puissance, il faut se tourner vers les solutions NUMA ou MPP

20 Le 64 bits : Opteron/Itanium Opteron/Athlon64 (AMD): fonctionne aussi en mode 32 bits – 8 procs. Maxi. Utilisé actuellement par IBM et Sun. Itanium (Intel): mode 64 bits uniquement – performances relativement décevantes actuellement : il faut un gros travail sur le compilateur qui doit gérer la parallélisation du flux. Avenir incertain …. Intel : Xeon et Core Duo, Core Quad