CMOS Technology: part 2 C. Fenouillet-Beranger

Présentation au sujet: "CMOS Technology: part 2 C. Fenouillet-Beranger"— Transcription de la présentation:

1 CMOS Technology: part 2 C. Fenouillet-Beranger
SOI Devices Engineer, CEA/LETI & STMicroelectronics, Crolles

2 Plan Introduction Voir Cours précédent
Chapitre 1: Les outils technologiques de base Oxidation Dépôt Photo-lithographie Gravure (sèche et humide) Implantation ionique L’epitaxie Chapitre 2 : Exemple de filiere moderne Objectif de l’integration Enchainement des étapes technologiques

3 Ingénieur Filière Etapes Elementaires (process/ R&D) Assemblage
Photo/Litho Gravure Dépôts Assemblage Caractérisation Implantation Recuits Nettoyages (Physique, Chimie)

4 Procédés Elementaires Conception dispositif
Materiaux (phys/chimie) Phys. Compo Electronique, Marketing, Design Procédés Elementaires Definition d’une technologie Design de produit Phys. Compo Conception dispositif Fabrication Phys. Compo Phys. Compo, Phys. Fond Caracterisation Physique fine Materiau, Gestion Production

5 Chapitre 1 : Les étapes technologiques de base

6 Les familles de matériaux utilisés en microelectronique
Type de matériaux Matériaux Technique d’integration Semi-conducteurs Si Substrat, epitaxie SixGe1-x epitaxie Isolants SiO2 Thermique ou dépôt Si3N4 (nitrure de Si) Dépôt Al2O3 (alumine) HfO2 (oxide d’hafnium) Dopants Type n : As, P,Sb Implantation ionique Type p : B, In Neutre : Ge, Xe Métaux Ni, Co W TiN TaN Al Cu

7 Isolants : SiO2 et Si3N4

8 L’Oxydation thermique
SiO2 O2 Si Si Si Recuit four Oxyde SiO2 « thermique » En surface T= °C Avantage Inconvenient Procédé mature Qualité de l’interface oxyde-silicium excellente Couches mince (qqs A) Température élevée Consomme du Si

9 Les dépôts d’isolants Réacteur de dépôt CVD pour oxyde (TEOS) ou Nitrure (Si3N4) Four à basse pression (LPCVD) Assisté par plasma (PECVD) precurseur SiO2 ou Si3N4 Si Si Four : 700°C Plasma : 500°C Avantage Inconvenient Basse temperature Pas de consommation de Si Interface avec Si Qualité du matériaux

10 Exemples de réactions chimiques permettant un dépôt

11 La conformité des dépôts
Si3N4 Si3N4 e1 e1 e2 e2 Si SiO2 Si SiO2 e1 e1 e1 =e2 e1 < > e2 Dépôt conforme Dépôt non-conforme

12 Propriétés des matériaux

13 Le polissage mecano-chimique (CMP)

14 Polissage Mecano Chimique (CMP)
Objectif : aplanir une surface Pad Slurry

15 Polissage Mecano Chimique (CMP)
Action mecanique Reaction chimique Surface plane La planarisation depend beaucoup de l’environnement et de la taille des structures a planariser. Dans la pratique le design d’un circuit tient compte de cette necessité. Cette technique permet d’obtenir un grand nombre de niveau de metalisation en evitant les topographies importantes

16 Lithographie

17 Du Layout au Silicium : Masques et Lithographie
Grossièrement, on emploie des lentilles pour manipuler la lumière afin de la focaliser, la réduire et graver le wafer à partir du masque.

18 Photo-lithographie (1)
Permet de déposer de la resine (polymère) sur une zone de Si afin de la protéger UV (248nm ou 193nm) Zone fragile masque résine résine résine Si Si Si

19 Photo-lithographie (2)
developpeur Zone non-protégée résine résine Si Si Zone protégée

20 Les problèmes liés à la résine
Le facteur de forme, ou aspect ratio AR = h/CD Si AR > Armax (~100) la resine dévelopée se deforme (effet gravitationnel) CD h Si Si Si deformation collapse

21 Exemples de lithographie
Photo correcte Résine « collapse » resine Silicium

22 Les limites de la photo-lithographie optique
L’alignement des masques les uns par rapport aux autres (notion d’overlay) Erreur d’alignement 2 niveaux Erreur d’alignement 3 niveaux

23 Lithographie ebeam Lithgraphie par faisceau d’electron
Par rapport à la photolithographie, l'avantage de cette technique est qu'elle permet de repousser les limites de la diffraction de la lumière et de dessiner des motifs avec une résolution pouvant aller jusqu'au nanomètre (typiquement 20nm) Procédé long par rapport à la projection de masque car écriture des motifs

24 Scanner à immersion La lithographie par immersion consiste à placer le wafer dans un bain liquide qui a un indice de réfraction supérieur à 1 Le liquide agit donc comme une lentille ou une loupe en grossissant l’apparence du wafer. Le principe est le même que pour la lithographie sèche, il s’agit de focaliser la lumière pour accroître la finesse de gravure. La photolithographie par immersion permet de plus facilement augmenter la finesse de gravure Les machines sont chères

25 Extreme UV La lithographie EUV (Extreme Ultra Violet) est similaire aux procédés de lithographie classiques actuels Rayonnement UV d'une longueur d'ondes de l'ordre de 10 à 15 nanomètres (le rayonnement EUV entre donc dans la gamme des rayons X-mous), en remplaçant les objectifs (ou masques dits « en transmission ») par une série de miroirs de précision (i.e. masques dits « en réflexion ») - Il permet ainsi une résolution inférieure à 45 nm

26 Gravure sèche et humide

27 La gravure « sèche » E résine résine Si Si Si V
L’objectif est d’enlever un matériau A selectivement par rapport a un matériau B à l’aide d’un plasma (reaction chimique et physique) Ions HBr, CF4,O2 .. Après gravure Après élimination résine E résine résine Si Si Si Résidus de gravure (produits des réactions chimiques) V

28 Exemple Si3N4 SiO2 Si Si Si Si Tranchée

29 Gravure chimique & physique

30 Comment s’arrête une gravure sèche ?
Au temps… Au temps et à la selectivité A la DFA (détection de fin d’attaque) Gravure ionique Gravure ionique Gravure ionique Si3N4 Si3N4 Si3N4 SiO2 SiO2 SiO2 Si Si Si Critere de fin de gravure molécules temps Molecules de SiO2 Si3N4 p Si3N4 p Si3N4 p SiO2 SiO2 SiO2 Si Si Si p = vitesse gravure x temps Si derive procédé  surgravure, sous gravure…adapté pour les gravure longues (t>>10s) Ex : Gravure selective 1000:1 de Si3N4/SiO2 Si derive procédé  SiO2 se grave 1000 fois moins vite que Si3N4, donc p reste constant Ex : on arrête la gravure lorsque l’on detecte les premieres molécules de SiO2. Le temps n’intervient plus.

31 Les différents types de gravures sèches
Anisotrope Isotrope Gravure ionique Gravure ionique Si3N4 Si3N4 SiO2 SiO2 Si Si Si3N4 Si3N4 SiO2 SiO2 Si Si

32 Exemples de gravures usuelles
Espece à graver DFA possible sur Exemple Si SiO2 Gravure grille Si3N4, Si Espaceurs Si3N4 SiGe (%Ge>20%) Si,SiO2 Tunnel enterré (SON)

33 Nettoyage et Gravure Humide
But : préparer une surface pour un dépôt, enlever des particules ou polymeres résiduel ou retirer de manière isotrope un matériau X Moyen : attaque chimique (liquide) Nom Formule Utilisation CARO (SPM) H2SO4/H2O2 Decontamination orgranique (eg. retrait resine) SC1 NH4OH/H2O2/H2O Decontamination particulaire (grave Si) SC2 HCl/H2O2/H2O Decontamination metallique HF HF 49% + H2O Gravure SiO2 Acide Nitrique HNO3 (69%) Decontamination organique et metaux lourds HF/H2O2 HF (49%)+H2O2(30%)+eau Empeche la decontamination metallique durant un nettoyage HF Acid Phosporique H3PO4 Gravure Si3N4 TMAH (CH3)4NOH(3%) + eau + peroxyde Gravure Si HF Dilué HF/H2O Gravure et decontamination particulaire

34 Exemple : Principe du SC1
Mélange de NH4OH/H2O2/H2O pour un retrait de particules Mecanisme = Oxydation, gravure et repulsion Oxydation du Si par H2O2 Gravure de la couche formée par les ions OH- Répulsion électrosatique des particules Polarisation négative des particules et de la surface par les ions hydroxydes Formation d’une couche de chage opposée dans le liquide Ecran électrostatique + H2O2 NH4OH + H2O2 + particule - SiO2 - - + - + Si Si Si Si Particule adsorbée Particule adsorbée Gravure SiO2

35 Exemples et equipements
HF Dilué

36 Exemple de combinaison litho-gravure : La gravure grille
But: definir la grille du transitor Litho Gravure Nettoyage CD grille Poly-Si DFA SiO2 Si Si Si Gravure Nettoyage Ex. : resine trop fine CD grille Si Si Si

37 Exemple de gravure Grille
Poly-Si Si

38 Implantation Ionique et Activation

39 L’implantation Ionique : Principe
2eme filtrage par fente Contrôle l’energie des ions Evite la contamination energetique et de dose Spectro de masse courant Mesure In-situ de la dose Ou deceleration Ex:PH3 PH+ P+ P++ ..

40 L’implantation Ionique : Principe
Objectif : definir les zones de dopants utilisée dans le fonctionnement du transistor Moyen : Implantation d’espece de type donneur ou accepteur sous forme d’ions accélérés par un champs électrique

41 Energie et dose des dopants usuels
Type d’implantation Espèce Energie (keV) Dose (at/cm²) Remarques Caisson n B, In 1 x1012_ 4 x1012 Caisson p As Pre-dopage grille n+ P 10-30 2 x1015– 5 x1015 Pre-dopage grille p+ B 3-5 Extension SD n (LDD) 0.1 x1015– 5 x1015 Souvent appelé Ultra Low Energy (ULE) Extension SD p (LDD) B,BF2 B: ; BF2: 1 - 4 SD n (HDD) 1 x1015– 5 x1015 SD p (HDD) 2-5 Note : ordre de grandeur pour un transistor de longeur < 100 nm LDD = Lightly Doped Drain ; HDD = Heavy Doped Drain

42 Exemple d’implantations typiques
As 1e15 1keV As 2e15 15keV Concentration (at/cm 3) P 6e13 20keV B 3e12 8keV X (nm)

43 Pouvoir d’arrêt ions resine Si

44 L’activation des dopants

45 Les recuits d’activation et de diffusion

46 Diffusion

47 Conclusion

48 Les « Combos » usuels Etapes de dépôts et d’oxydation thermique
Nettoyage  Dépôt  Mesure d’épaisseur (ellipsométrie) Etapes de photo-lithographie/Gravure Photo  mesure CD/overlay  gravure  mesure d’épaisseur du matériaux servant à la DFA  nettoyage résine  mesure CD Etapes de gravure seule Gravure  nettoyage résidus  mesure CD  mesure mat. DFA Etapes d’implantations Lithographie  implantation  retrait resine Etapes de recuit Nettoyage  Four

49 Chapitre 2 : Exemple de Filière Moderne

50 Matériau de départ Les tranches proviennent de fournisseurs sélectionnés Un lingot est constitué à partir de silicium hautement purifié. Procédé Czochralski: croissance de cristaux monocristallins de grande dimension (plusieurs centimètres). - Principe de solidification dirigée à partir d'un germe monocristallin de petite taille. Matériau fondu à une température juste au-dessus du point de fusion, avec un gradient de température contrôlé. - Le germe est placé dans une « navette » suspendue au-dessus du liquide par une tige.- - Le liquide se solidifie sur le germe en gardant la même organisation cristalline (épitaxie) au fur et à mesure que l'on tire le germe vers le haut tout en le faisant tourner (à vitesse très lente). - L'opération se passe sous atmosphère neutre (argon ou azote) pour éviter l'oxydation. Des coupes transversales du lingot sont pratiquées pour former les tranches.

51 Objectif Réaliser l’intégration complète d’une technologie CMOS avec 2 niveaux d’interconnexion Le schéma d’intégration peut être divisée en différents modules technologiques Isolation : définition des zones actives de Silicium et de l’isolation entre ces zones Definition des caissons n & p par implantation ionique Réalisation de la grille du transistor : oxide de grille et electrode de grille, puis gravure grille Définition des extensions de source et drain par implantation ionique Définition des espaceurs et des zones de sources et drain Activation des dopants Silicuration des sources/drains Réalisation des contacts Premier niveau de metallisation Connexion vers 2ieme niveau de métallisation Deuxième niveau de metallisation

52 Vue Générale du MOSFETs réel
source extension drain canal Oxyde de grille Tox Lg Xext Isolation latérale siliciure L XS/D LDiff contact Électrode de grille espaceurs

53 1- Module d’Isolation (STI, Shallow Trench Isolation)

54 Silicium Nettoyage, HF+RCA Oxydation thermique (SiO2 « padox »), 7nm
Dépôt Nitrure (Si3N4), 100nm Dépôt TEOS (SiO2) Masque dur, 50nm

55 Photo-lithographie zone active (masque active)
Résine Résine Gravure zone active (profondeur ~ 3000A) Elimination Résine

56 Nettoyage (HFRCA) Oxydation thermique des tranchée Remplissage des tranchées par oxide « HDP » Recuit de densification de l’oxide (permet une meilleur tenue aux nettoyages par la suite)

57 Planarisation de l’oxyde avec arrêt sur nitrure
Gravure Humide du nitrure, puis de de l’oxide

58 2- Définition des Caissons n & p

59 Oxydation thermique (9nm) dites « Sacox » : oxyde sacrificiel servant a protéger la surface lors des implantations caissons Photo Caisson n (canal du pMOS) : protège les zones nMOS Implantation profonde P (isolation) Implantation As pour réglage de la tension de seuil du pMOS Caisson n

60 Elimination résine Photo Caisson p (canal du nMOS) : protège les zones pMOS Implantation profonde B (isolation) Implantation B/In pour réglage de la tension de seuil du nMOS Caisson p Caisson n Elimination résine Recuit d’activation des dopants de caisson Caisson p Caisson n

61 3 - Definition de la Grille du Transistor

62 Nettoyage pour préparation de surface (HFRCA)
Caisson p Caisson n Oxidation thermique (1-2nm) : fabrication de l’oxyde de grille du transistor Caisson p Caisson n

63 Dépôt de l’electrode de grille (poly-silicium), ~ 100nm
Caisson n Caisson p

64 Photo-lithographie sur caisson n (pMOS)
Pré-dopage grille nMOS : implantation P (règle le travail de sortie du poly-silicium afin d’obtenir une tension de seuil acceptable (<0.5V) pour le nMOS Caisson p Caisson n

65 -Elimination résine -Photo-lithographie sur caisson p (nMOS) -Pré-dopage grille pMOS : implantation B (règle le travail de sortie du poly-silicium afin d’obtenir une tension de seuil acceptable (>-0.5V) pour le pMOS - Elimination résine Poly n+ Poly p+ Caisson p Caisson n

66 -Dépôt masque dur TEOS (~ 50nm)
- Photo-lithographie de grille (masque Grille), CD<100nm Poly n+ Poly p+ Caisson p Caisson n

67 -gravure anistrope du masque dur et retrait résine
Poly n+ Poly p+ Caisson p Caisson n -Gravure anisotrope du polysilicium avec arrêt sur oxyde de grille Poly n+ Poly p+ Caisson p Caisson n

68 -Retrait masque dur TEOS
Poly n+ Poly p+ Caisson p Caisson n

69 4 – Extentions S/D

70 - Photolithographie (masque nLDD, protege la zone pMOS)
-Implantation As Poly n+ Poly p+ Caisson p Caisson n

71 Implantation B tilté (~ 25°) de poches de surdopage : renforce localement le dopage du canal. Efficace sur les petits transistors, négligeable sur les transistors longs. retrait résine Poly n+ Poly p+ Caisson p Caisson n

72 Photo pLDD (protège les zones nMOS)
Implantation des extensions pMOS (B) Implantation As tilté (~ 25°) de poches de surdopage : renforce localement le dopage du canal. Efficace sur les petits transistors, négligeables sur les transistor longs. retrait résine Poly n+ Poly p+ Extension n+ Extension p+ Poches n Poches p Caisson p Caisson n

73 5 - Espaceurs

74 - Dépôt TEOS (~ 10nm) - Dépôt Nitrure (~ 30nm)

75 - Gravure Anisotrope du Nitrure avec arrêt sur SiO2
- Desoxidation HFRCA

76 6 – S/D , recuit d’activation et Siliciure

77 Photo S/D N (protege pMOS)
Implantation SDN (As,P) Photo S/D P (protege nMOS) Implantation S/D P (B)

78 Recuit d’activation des dopants
Dépôt Métal pour Siliciuration

79 Réaction de siliciuration, et retrait de metal en excès
Depôt nitrure de la couche d’arrêt de gravure contact

80 7 - Contact et 1er niveau de Metallisation

81 Depôt d’oxyde PMD (Pre Metal Dielectric)

82 Polissage Mecano-chimique (CMP)

83 Photo contact et gravure contact

84 Depôt barriere TiN Depôt W

85 CMP W

86 Depot dielectrique (SiOC)
Gravure 1 Strip Resine Depot dielectrique (SiOC) Dépôt Cuivre Photo Ligne 1

87 CMP Cuivre

88 Tranche de silicium puce
Une tranche est une coupe fine, généralement ronde, de matériau semi-conducteur qui constitue le premier élément de production pour la fabrication des semi-conducteurs. Une puce, c’est un circuit intégré unique ou un dispositif autonome sur une tranche de semi-conducteur. Tranche puce Chemin de découpe Méplat