1 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est.

Présentation au sujet: "1 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est."— Transcription de la présentation:

1 1 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging Memory Technologies for Reconfigurable Routing in FPGA Architecture Fabien Clermidy P.E Gaillardon, H. Ben Jamaa, G. Beneventi, L. Perniola CEA, LETI, Minatec Campus Grenoble, France 2010

2 2 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA FPGA Market About 90% of market controlled by SRAM-based FPGA –Long set-up time –Large power consumption Non-volatile FPGA opportunities –Instant power up –Data integrity –low power modes Small niche applications : Space, Defense High Price Low Capacity Low Price Or high Capacity

3 3 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA FPGA architecture: where to play? Ahmed et al., 2001 Logic element = CLB Interconnections = Switch box Lin et al., 2007

4 4 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA PCRAM opportunities Density equivalent to DRAM 5 order of magnitudes more write/erase cycles Good perspectives of write/erase cycles

5 5 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Outline Context Phase Change Memories overview FPGA application Conclusion

6 6 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Phase-Change RAM principle Material with 2 stable phases –Chalcogenide alloys : GST, GeTe, … –Hysteresis cycle between 2 states Transition by Joule heating PolycrystalAmorphous High conductivityLow conductivity Reversible Phase Change Amorphous t QUENCH < 10 ns T melt Polycrystal t QUENCH > 100 ns TXTX

7 7 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA The Phase-Change RAM structure Electrodes –Heater Control the current density Improve Joule heating –Contact Back-End compatibility –PC material deposited at BE temperatures –Possible integration in BEOL or in metal layers Heater Active region Crystalline chalcogenide

8 8 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA The Phase-Change RAM model Good matching with experimental data 5 main modules No partial states are assumed

9 9 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Back to FPGA interconnection is the bottleneck Switch boxes improvement using PCRAM? Interconnections = Switch box Lin et al., 2007

10 10 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA The Phase-Change RAM opportunities Phase-Change Memories Non-volatility 3D technology Low Cost Low On resistance Delay reduction Size reduction

11 11 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Switch box using PCM Resistive memories are replacing pass gates + configuration point In W In E In S In N North South West East

12 12 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Programming Complex programming units needed –But shared with many switch boxes 3-state MUX Programming unit In Iprog SelEn Out Sel 3-state Programming unit In W In E In S In N Polycrystal t QUENCH > 100 ns TXTX Amorphous t QUENCH < 10 ns T melt

13 13 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Comparison with Flash and SRAM Switch box with its configuration memory –Write time Extracted from ITRS Depends mainly on heater structure

14 14 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Replacing other configuration points? Cant be used as a flash point Proposal: structure of voltage divider –2 Resistive Elements between power lines –Configuration selector – Output node drive a gate load

15 15 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Configuration point: operations Read operation is intrinsic Write operation is active Read Mem 1 Polycrystal Mem 2 Amorphous Addressing transistor Off Power lines Vdd, Vss Voltage divider Write Power lines Connection to programming unit Addressing transistor On Mem programming

16 16 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Comparison with Flash and SRAM Area: 30% gain Flash = large programming MOS transistor Lithographic pitch for contacts Write time Extracted from ITRS Depends on heater structure

17 17 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA FPGA architecture: Final view Ahmed et al., 2001

18 18 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA FPGA architecture: results CLB Area reduction 13% Average Delay reduction 44% - Lower On resistance Toolflow : ABC – T-VPACK - VPR

19 19 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Conclusion Phase-Change RAM is an option to consider for FPGA design Both switch boxes and configuration memories Non-volatility is another aspect which can induce further improvements

20 20 © CEA 2010. Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite sans lautorisation écrite préalable du CEA All rights reserved. Any reproduction in whole or in part on any medium or use of the information contained herein is prohibited without the prior written consent of CEA 2010 Emerging memories for FPGA Questions?