Points synthèse réunion 15_12_2014 Le réseau de neurones pourrait être entrainé de manière supervisé avec une rétro-propagation adapté à la temporalité.

Présentation au sujet: "Points synthèse réunion 15_12_2014 Le réseau de neurones pourrait être entrainé de manière supervisé avec une rétro-propagation adapté à la temporalité."— Transcription de la présentation:

1 Points synthèse réunion 15_12_2014 Le réseau de neurones pourrait être entrainé de manière supervisé avec une rétro-propagation adapté à la temporalité (voir régle hebb) La couche L1 semble émettre des images (imageur classique- >oui->capteur CMOS) à 1000 images/s. Alors que d’après l’article La couche L2 doit émettre les «spikes» suivant un critère défini par la programmation (le circuit neuronal va admettre celui qui spike le plus tôt) Les différentes façon de programmer L2 comprennent: -contraste temporel -convolution pour extraire certaines fréquences spatiales

2 Points synthèse réunion 15_12_2014 Concernant l’utilisation du réseau de neurones on peut dédier des entrée à des spikes de nature différente (tOn et tOFF), on perd alors en spatialité, mais on peut traiter des mouvements dynamiques on pourrait faire en sorte qu’il prenne les OFF en codant cette information dans les coordonnées du spike: -on partage les poids entre ton et toff -on code sur le mot de 14 bits l’information ton ou toff Pour l’instant, on considère une polarité tON concernant les applications possibles associées à mon réseau de neurones, voir avec olivier Bichler (benchmark MINST) ->nécessité de modéliser le réseau de neurones avec brian spike et d’implémenter la règle d’apprentissage

3 Points synthèse réunion 15_12_2014 Tout le challenge du réseau de neurones est de classifier les pattern avec le minimum de neurones activées Concernant le code VHDL, télécharger le code VHDL de la bibliothèque fondeur Concernant le package du chip réseau de neurones: -pitch DIP: 2,54mm, techno 130nm, 3mm*2mm (dimensions silicium) -proposer au LETI un package DIP Plannification session entraînement programmation L2 en Janvier, moi ou Axel?

4 Points synthèse réunion 15_12_2014 -D’après Bilel, la sérialisation est déjà implanté->erreur?->non d’après les sources VHDL -Le collage des couches du chip réseau de neurones ne sera pas fait durant la période du contrat ce qui repousse la phase de test hardware ou interroge sur sa nécessité? -Dans le cas où la simulation RTL du réseau de neurones ne donnerai pas de résultats positifs, on resterai sur du debug du code puis de la simulation

5 Travail à faire -modèle de réseau de neurones et implémentation règle apprentissage -compiler code VHDL -package LETI->proposer package DIP,pinout