La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Tenue aux radiations des composants Logiques et Interfaces

Présentations similaires


Présentation au sujet: "Tenue aux radiations des composants Logiques et Interfaces"— Transcription de la présentation:

1 Tenue aux radiations des composants Logiques et Interfaces
1/ Rappel : Comportement des technologies CMOS et BiCMOS vis à vis des radiations 2/ Composants testés au CNES depuis 1999 dans le cadre du projet MICROSAT et de la R&T 3/ Les moyens et conditions de test 4/ Résultats des essais 5/ Conclusion des essais 6/ Rappels sur les difficultés des essais

2 1/ Rappel : Comportement des technologies CMOS et BiCMOS vis à vis des radiations
Rappel des phénomènes étudiés: Dose cumulée: (électrons, protons) Dégradation progressive de certains paramètres pouvant aller jusqu'à la perte de fonctionnalité. Effets singuliers: (ions lourds, protons) Le passage d'une particule provoque un événement destructif ou pas Latch-up: Mise en conduction d'une structure thyristor parasite pouvant entraîner la destruction thermique du composant. Upset: Basculement logique du contenu d'un point mémoire. Phénomène non destructif. Transitoire: Modification très temporaire du niveau d ’un signal. Phénomène non destructif.

3 Sensibilité intrinsèque des technologies CMOS et BiCMOS :
Dose cumulée: Les deux technologies sont sensibles. Les paramètres sensibles à priori sont les courants ICC et ICCSB ainsi que les tensions de seuil qui en dérivant perturbent le fonctionnel. Effets singuliers: Latch-up: Seules les structures CMOS y sont sensibles (nécessité d ’avoir une structure PNPN pour avoir latch-up. Les parties Bipolaires des composants BICMOS n ’y sont pas sensibles. Upset: Tous les composants qui contiennent des points mémoires y sont sensibles (latchs, registres, mémoire…) qu ’ils soient CMOS ou BiCMOS. Transitoire: Tous les composants sont concernés mais un SET ne se propagera au niveau système que s ’il est mémorisé ou amplifié.

4 Méthodes de durcissement système :
Dose cumulée: Blindage global ou local, prise en compte des dérives paramétriques dans le design, redondance froide. Latch-up: Système délatcheur. Plus ou moins complexe à mettre en oeuvre. SEU: Redondance chaude, vote majoritaire,... SET: Filtrage, Redondance matérielle ou temporelle. Toutes ces méthodes sont déjà connues. Le recours à l'utilisation massive de composants non durcis devrait entraîner leur généralisation et déplacer l'assurance durcissement du composant vers le système.

5 2/ Composants testés au CNES depuis 1999 dans le cadre du projet Microsat et de la R&T composants
Familles Logiques 5V :

6 Familles Logiques 3.3V :

7 Composants d ’Interfaces :

8 3/ Les moyens et conditions de test
Essai en dose cumulée : Moyens : Source Co60 de l ’ONERA/DESP Conditions : Débit de dose : entre 200 et 400 rad/h Annealing : 24h, 20°C et 168h, 100°C Essai sous ions lourds : Moyens : Accélérateur de l ’IPN Orsay Ions lourds Brome, Iode … avec des LET variant 13 à 80MeV/mg/cm²

9 4/ Résultats des essais Familles Logiques 5V :

10 Famille Logique 3.3V :

11 Résultats des essais TID Paramétrique sur les familles Logiques

12 Interfaces :

13 Résultats des essais TID Paramétrique sur composants d ’Interfaces

14 5/ Conclusion des essais
Dose cumulée: Familles logiques: tenue variable suivant fonction et/ou fabricant. Circuits d ’interface: tenue très variable d ’un fabricant à l ’autre et d ’un type à l ’autre. Latch-up: Familles logiques: Insensibles ou très peu sensibles Circuits d ’interface: Attention tenue très variable d ’un fabricant à l ’autre et d ’une révision à l ’autre. SEU/SET: Familles logiques: Peu ou pas sensible au SEU car peu de points mémoires. Circuits d ’interface:Tous les produits testés se sont avérés sensibles aux transitoires.

15 6/ Rappels sur les difficultés des essais
Dose cumulée: Travail à faible débit de dose pour éviter des phénomènes liés à l ’accélération du dépôt de dose. Test paramétrique le plus complet possible: nécessite testeurs performants. Effets singuliers: Ions lourds: Nécessité d ’ouvrir les composants difficile voire impossible dans certain cas. Les accélérateurs d ’ions lourds et de protons ne sont pas sur Toulouse: Nécessité de se rendre sur les installations avec des testeurs portables . Pour le latch-up le test peut être réalisé alors que le composant est polarisé en statique mais pour les SEU/SET, il est nécessaire d ’activer le composant alors qu ’il est sous faisceau: Système de test élaboré.

16 6/ Rappels sur les difficultés des essais
Représentativité/pérennité: Quel que soit le type d ’essai, en plus du date code, la révision de puce et des informations technologiques sont très utiles. Coût: Faisceau ions lourds ou protons: compter 500 à 700 Euros de l ’heure. (un test varie de 2h à 8 heures suivant complexité et sensibilité du composant) Accès à la source dose cumulée: de l ’ordre de 3000 Euros. Développement d ’un test latch-up simple: de l ’ordre de quelques kEuros. Développement d ’un test Latch-up et SEU ou SET: jusqu ’à 15kEuros suivant complexité. Délai: Compter 1 semaine pour l ’ouverture de composants 2 à 6 semaines pour la mise au point d ’un essai en dose ou SEU/SET L’accès au faisceau ions lourds ou protons se fait à des dates précises 3 à 4 fois par an. Le délai peut atteindre 4 mois (pas de faisceau l ’été car maintenance des accélérateurs ).


Télécharger ppt "Tenue aux radiations des composants Logiques et Interfaces"

Présentations similaires


Annonces Google