PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.

Présentation au sujet: "PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées."— Transcription de la présentation:

1 PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées

2 Projet CAPS 2 CAPS: Qui sommes nous ?  2 chercheurs, 2 professeurs, 1 MdC, 13 doctorants, 4 ingénieurs  deux activités imbriquées:  architectures hautes-performances  compilation orientée performance, outils et environnements de programmation

3 3 CAPS: que faisons nous ?

4 Projet CAPS 4 Architecture des microprocesseurs  Comprendre les architectures hautes performances  veille techno  académiques et industriels  Proposer les nouvelles architectures  caches: skewed associative caches,..  prédiction de branchement  Simultaneous Multithreading  nouvelles organisations de processeurs

5 Projet CAPS 5 Les outils pour l’architecture  Simulation fine: cycle par cycle  Tracer les applications  Calvin2 + DICE  ABSCISS: Génération automatique de simulateurs

6 Projet CAPS 6 Les infrastructures logicielles pour la compilation  La nécessité d’expérimenter !  Des systèmes prototypes:  TSF : aide au portage des programmes Fortran orienté performance  SALTO: manipulation de langage assembleur

7 Projet CAPS 7 Compilation: projets en cours  CAHT: Intégration du Case Base Reasoning dans TSF  Compilation itérative pour les systèmes enfouis  ALISE: une infrastructure pour l ’optimisation bas-niveau  ATTLAS: optimisation haut niveau/ bas niveau  Compilation et « low power »

8 8 Les stages proposés

9 Projet CAPS 9 préchargement et fenêtre d’instructions  La latence des caches « augmente » !  2 solutions  préchargement  agrandir la fenêtre d’instructions recouvrement des latences d’accès  Stage: étudier la combinaison des 2 techniques  développer un simulateur de processeur simplifié  déterminer si des techniques de préchargement simples rendent l’augmentation de la fenêtre d’instructions attractive Contact: Pierre Michaud (pmichaud@irisa.fr), E206

10 Projet CAPS 10 évaluation de la quantité de travail utile  Les programmes font du travail inutile !  Ex.1: valeur « écrasée » avant d’avoir été utilisée  Ex.2: traitement séquentiel de données  But du stage: avoir une meilleure compréhension du comportement des programmes  Définition générale  une instruction dynamique est utile si son résultat est émis en sortie du programme (ex. printf…) son résultat est un opérande d’une instruction utile c’est un branchement dominant une instruction utile  Stage: trouver un algorithme, l’implémenter, évaluer le travail utile Contact: Pierre Michaud (pmichaud@irisa.fr), E206

11 Projet CAPS 11  Stage avec Stmicroelectronics R & D  Crolles  Encadrement: Daveau, Santana (ST)  Responsable IRISA: F. Bodin  Contact: F. Bodin Effets des optimisations interprocédurales dans les applications DSP

12 Projet CAPS 12 Langages et Machines spécialisés  Les programmeurs ont des besoins spécifiques  Les machines spécialisées offrent une puissance de calcul inexploitée  Les langages de programmation sont généralistes  Ou doit porter l’effort du concepteur de compilateur ?  Contact: Henri-Pierre Charles, hpc@irisa.fr, E210

13 Projet CAPS 13 Que sont devenus les doctorants de CAPS ?  Depuis 1997:  S. Hily, Intel, USA  S. Chauveau, Philips National labs, NL  D. Truong, HP labs, USA  E. Rohou, ST Microelectonics, USA  P. Michaud, INRIA  Y. Mével, Sogitec, Rennes  T. Lafage, Philips, Limeil-Brevannes

14 Projet CAPS 14 Contacts:  http://www.irisa.fr/caps  André Seznec, François Bodin, Pierre Michaud  {seznec, bodin, pmichaud}@irisa.fr