Cours d’Outils de conception ESME SUDRIA 2003

Présentation au sujet: "Cours d’Outils de conception ESME SUDRIA 2003"— Transcription de la présentation:

1 Cours d’Outils de conception ESME SUDRIA 2003
NOTES: I can’t see what I am typing when I enter the presenter’s name & title. This is an issue with PowerPoint. Here is the current work around, not the most elegant solution but it works. - Select the area/ - Type a word - Highlight the word. - Change font color to back. - Finish typing - Select all - Change font color to white. A.Samii

2 Outils de conception Historique Nécessité des outils
Principaux éléments d ’outils de IAO/CAO Structure d’une application IAO/CAO L ’avenir des outils Initials, Presentation Subject, Date Company Confidential

3 Historique Début fin des années 60 Coût élevé Limitations
Plateforme utilisée Besoin de connaissance informatique Densité des circuits Variété des projets Initials, Presentation Subject, Date Company Confidential

4 Historique Premier simulateur analogique: programme cancer ( Spice ) dans les années 60. Ordinateurs onéreux et indisponibles. Pas de langage standardisé Vérification des circuits par prototypage Circuit essentiellement à base de composants discrets Peu de circuit numérique Pas de circuit programmable Pas d ’environnement graphique convivial Initials, Presentation Subject, Date Company Confidential

5 Nécessité des outils Complexité des circuits
Logique : > 20 Millions de portes ( primitives) Analogique : transistors Numérique vue en analogique: 55 Millions de transitors Limitations par le hardware Asics : Pas d ’accés aux noeuds internes, pas de prototypage possible. Durée de vie des composants et des circuits Initials, Presentation Subject, Date Company Confidential

6 Nécessité des outils Qualité
Objectif : réussite dès la première fabrication Accroissement des performances vitesse consommation surface Nouveaux standards de qualités Initials, Presentation Subject, Date Company Confidential

7 Principaux éléments d ’outils de IAO/CAO
Time to market Réalisation de la maquette virtuelle < temps de prototypage Notion du « design reuse » et « variant » Coût de revient Possibilité de travail en parallèle Part important du Logiciel embarqué Initials, Presentation Subject, Date Company Confidential

8 Principaux éléments d ’outils de IAO/CAO
Font End Verification Front End BackEnd Verification Back End Initials, Presentation Subject, Date Company Confidential

9 Principaux éléments d ’outils de IAO/CAO
Front End Saisie d ’informations Saisie de schéma graphique Multidiscipline Librairie de symbole Structure hiérarchique Saisie haut niveau en langage standard : Vhdl, Verilog,C Saisie haut niveau en graphique: Block, FC,SD, TT Initials, Presentation Subject, Date Company Confidential

10 Principaux éléments d ’outils de IAO/CAO
Front End Extraction de Netlists Utilisation des standards VHDL,Verilog,SPICE, Edif, C Vulgarisation des outils, disponibilités sur PC Remplace le « papier » pour l ’ingénieur Vérification des règles de syntaxe Initials, Presentation Subject, Date Company Confidential

11 Principaux éléments d ’outils de IAO/CAO
Front End Vérification Simulateurs Obtenir le comportement le plus proche du circuit réel Numérique, Analogique, mixte Type d ’informations calculées : Tensions,courants,états logiques, temps de propagation…etc Indispensables à nos jours et très utilisés Intégration avec l ’outil de saisie d ’information Extensions aux simulateurs CEM, Thermique, mécanique Simulateur Hard Soft et outils associés Émulation par Hardware Initials, Presentation Subject, Date Company Confidential

12 Principaux éléments d ’outils de IAO/CAO
Front End Vérification Tests Création de Vecteur de test. Langage standard. ATPG Création de Testbench Design for test, insertion de circuit de test Création du circuit Memory Built In Self Test Test JTAG Utilisation des vecteurs de test en BackEnd Initials, Presentation Subject, Date Company Confidential

13 Principaux éléments d ’outils de IAO/CAO
Front End Synthèse Génération automatique de circuit électronique d ’après les langages haut niveau. Applicable principalement en numérique Applicable aux Asics et FPGA Nécessité d ’écriture de code en RTL Tendance vers un niveau d ’abstraction plus élevé Tendance vers une synthèse hard-soft Vulgarisation dans le domaine des FPGA Début en analogique Initials, Presentation Subject, Date Company Confidential

14 Principaux éléments d ’outils de IAO/CAO
Front End Synthèse-Optimiseur Optimisation d ’après les contraintes du design Accroissement des performances - timing Accroissement de surface - nombre de primitives Partitionnement dans plusieurs boîtiers pour les FPGA « timing-closure » avec le BackEnd pour les circuits submicroniques Re-targeting Initials, Presentation Subject, Date Company Confidential

15 Principaux éléments d ’outils de IAO/CAO
Back End Outils principalement de dessin Deux grandes familles : Circuit imprimés Circuit integrés Placement et routage deviennent difficiles avec la complexités Besoin de placeur et routeur automatiques Besoin d ’un librairie physique Association avec la fabrication et les machines de tests Deviennent de plus en plus complexe: dessin intelligent Initials, Presentation Subject, Date Company Confidential

16 Principaux éléments d ’outils de IAO/CAO
Back End IC Très lié aux synthétiseurs pour les contraintes pour les technologies submicroniques Besoin de Design Kit fourni par le fondeur de silicium Standard d ’une netlist en entrée: Spice,Edif, VHDL, VLG Standard de fichier de sortie GDSII, CIF..etc pour la création des masques pour les Asics. Intégration nécessaire avec une saisie de schéma surtout en full-custom Fourni par le fabricant du composant dans le cas d ’un FPGA Difficile à utiliser surtout en Full Custom Outils de « retargeting » ( changement de process ) Initials, Presentation Subject, Date Company Confidential

17 Principaux éléments d ’outils de IAO/CAO
Back End Circruit Imprimés Intégration avec l ’outils de schématique Netlist d ’entrée en Edif ou propriétaire Format de fichier de Sortie GERBER Format de sortie pour différentes machines d ’insertion, test, sérigraphie…etc Performance du routeurs automatiques très important Extraction parasitics devient très important pour les vitesse au dessus de 50MHz et obligatoire >200MHz Initials, Presentation Subject, Date Company Confidential

18 Principaux éléments d ’outils de IAO/CAO
Back End Vérification Design Rules Checking (DRC) Schematic Vs Layout (LVS) Extraction des éléments parasitiques Post- Simulation pour la vérification des spécifications Ibis pour cartes Spice, Vital, SDF en Asic et FPGA Optical Process Change, pour la finalisation des problèmes liés au process. Initials, Presentation Subject, Date Company Confidential

19 Structure d’une application IAO/CAO
L  ’interface utilisateur Base de donnée Unité de Calcul Librairie Exploitation des résultats Initials, Presentation Subject, Date Company Confidential

20 Structure d’une application IAO/CAO
L  ’interface utilisateur Importance depuis les années 80 Priorité à la convivialité Non exigence de connaissance informatique Contrôle de l ’unité de calcul Déboggage Intégration avec les autres unités Standardisation des fonctions Autoformation Guide à la méthodologie d ’un process Langage de scripting : TCL /TK, Perl…etc Initials, Presentation Subject, Date Company Confidential

21 Structure d’une application IAO/CAO
Base de donnée Structure très importante vue la taille des données Standardisation des données Multiplatforme Import/Export vers les différents standards Compatibilité avec des outils de SGDT ( système de gestion de données techniques ) Initials, Presentation Subject, Date Company Confidential

22 Structure d’une application IAO/CAO
Unité de calcul Deux grandes domaines: logique et analogique Importance d ’algorithmes utilisés Structure informatique Précision, Vitesse et Limitation Ouverture vers les nouvelles technologies « En général » la partie la plus onéreuse Initials, Presentation Subject, Date Company Confidential

23 Structure d’une application IAO/CAO
Librairie Symboles schématiques Modèles de simulation Modèles de synthèse Cellule physique IP soft ou Hard Initials, Presentation Subject, Date Company Confidential

24 Structure d’une application IAO/CAO
Librairie Utilisation des standards : Vital, VHDL Verilog C SPICE VHDL-AMS GDSII, IDF, DXF IBIS ….. Initials, Presentation Subject, Date Company Confidential

25 Structure d’une application IAO/CAO
Librairie Fournisseurs d ’outils de IAO Vendeurs de composant Fondeur de silicium ( DSK) Vendeurs de FPGA Sociétés Spécialisée Initials, Presentation Subject, Date Company Confidential

26 Structure d’une application IAO/CAO
Librairie problèmes : Disponibilités des modèles surtout niveau carte Précision des modèles Possibilité de création de modèles Modularité des informations Cryptage possible Initials, Presentation Subject, Date Company Confidential

27 L ’avenir des outils de IAO/CAO
Vulgarisation des outils Standardisation Convivialité graphique, gestion de projet et de méthodologie de travail Performance illimitée (?) Prix Initials, Presentation Subject, Date Company Confidential

28 L ’avenir des outils de IAO/CAO
Simulation mixte Entrée très haut niveau ( Système C ) Synthèse haut niveau Synthèse hard/soft Synthèse analogique Co-vérification Hyperfréquence Intégration des phénomènes de laytout : CEM thermique…etc Initials, Presentation Subject, Date Company Confidential

29 Initials, Presentation Subject, Date 2001 - Company Confidential