Journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 1 Gwenolé CORRE, Nathalie JULIEN, Eric SENN, Eric MARTIN LESTER, Université de.

Présentation au sujet: "Journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 1 Gwenolé CORRE, Nathalie JULIEN, Eric SENN, Eric MARTIN LESTER, Université de."— Transcription de la présentation:

1 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 1 Gwenolé CORRE, Nathalie JULIEN, Eric SENN, Eric MARTIN LESTER, Université de Bretagne Sud Centre de recherches, BP 92116 56321 Lorient Cedex – France Ordonnancement sous contrainte de mémorisation : une optimisation efficace des ressources lors de la synthèse d'architecture

2 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 2 Plan u IIntroduction u IIStratégie de conception développée. u IIIOrdonnancement sous contrainte de mémorisation è Les contraintes de synthèse. è Ordonnancement proposé. è Exemple. u IVRésultats. u VConclusion et perspectives.

3 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 3 Pourquoi s'intéresser à la partie mémoire lors de la synthèse d'architecture ? u Pour des applications en traitements du signal et de l'image. è Vitesse : La partie mémoire limite les performances d’un système. è Surface : La mémoire représente une part importante de la surface d’un système, 90% en 2010. è Consommation : La mémoire représente 50 à 80% de la consommation globale d’un système. I Introduction Objectifs : déterminer la meilleure organisation de l’unité de mémorisation possible en fonction des contraintes d’une application. Prendre en compte cette organisation lors de la synthèse d ’architecture.

4 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 4 II Stratégie de conception développée au LESTER Troisième étape : Optimisation aval Première étape : Optimisation amont Description RTL DFG + Mapping mémoire Description comportementale de l’application Génération du circuit en VHDL RTL Placement des données, génération des adresses Analyse Transformation de code Définition de hiérarchie mémoire Distribution des structures de données Deuxième étape : Synthèse d ’architecture Synthèse d'architecture réaliser par l'outil de synthèse GAUT Bibliothèque mémoire Bibliothèque opérateurs II Stratégie de conception développée u fichiers de mapping mémoire X, numbancs, adresse, taille;Placement des structures de données H, numbancs, adresse, taille; x(0), numbancs, adresse,;Eclatement des structures de données, x(1), numbancs, adresse,;Placement des données scalaires x(2), numbancs, adresse,; x(3), numbancs, adresse,; h(0), numbancs, adresse,; h(1), numbancs, adresse,; h(2), numbancs, adresse,; h(3), numbancs, adresse,;

5 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 5 II Stratégie de conception développée au LESTER Troisième étape : Optimisation aval Première étape : Optimisation amont Description RTL DFG + Mapping mémoire Description comportementale de l’application Génération du circuit en VHDL RTL Placement des données, génération des adresses Analyse Transformation de code Définition de hiérarchie mémoire Distribution des structures de données Deuxième étape : Synthèse d ’architecture Synthèse d'architecture réaliser par l'outil de synthèse GAUT Bibliothèque mémoire Bibliothèque opérateurs II Stratégie de conception développée component ram_16x1024 generic ( time : integer := 5 ; temps d’accès en ns area : integer:= 4265; surface en nombre de CLB consovar : integer:= 348;consommation dynamique en mW/MHz consocst : integer := 36;consommation dynamique en mW size : integer := 16384 Taille mémoire en nombre de bits ); port ( a:in std_logic_vector(9 downto 0); clk:in std_logic; we :in std_logic; oe :in std_logic; in :in std_logic_vector(nb_bit-1 downto 0); out:out std_logic_vector(nb_bit-1 downto 0) ) end component;

6 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 6 II Stratégie de conception développée au LESTER Troisième étape : Optimisation aval Première étape : Optimisation amont Description RTL DFG + Mapping mémoire Description comportementale de l’application Génération du circuit en VHDL RTL Placement des données, génération des adresses Analyse Transformation de code Définition de hiérarchie mémoire Distribution des structures de données Deuxième étape : Synthèse d ’architecture Synthèse d'architecture réaliser par l'outil de synthèse GAUT Bibliothèque mémoire Bibliothèque opérateurs II Stratégie de conception développée Synthèse d’architecture Cœur de Gaut -Sélection -Allocation -ORDONNANCEMENT -Assignation Options de synthèse Contraintes temporelles DFG Mapping mémoire Bibliothèque mémoire Bibliothèque d'opérateurs

7 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 7 Ordonnancement proposé cycle =0; Faire Trier la liste des Ops_exe (mobilité) Parcourir la liste des Ops_exe si (Ops_courante = Ops_accessible) alors(accessibilité) conserver Ops_courante dans la liste Ops-exe mettre à jour la liste des mémoires accessibles sinon retirer Ops_courante de la liste Ops_exe fin si Ops_courante = Ops_suivante tant que Ops_courante   Ordonnancer Ops_exe en fonction des Opr_libre Mettre à jour la liste des mémoires accessibles Mettre à jour les listes des Opr_libre et des Ops_exe cycle = cycle+1; Tant que toutes les opérations ne sont pas ordonnancées III Ordonnancement sous contrainte de mémorisation

8 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 8 entity test is port (a, b, c, d, e, f:in integer; x, y, z:out integer); end add; architecture test_arch of test is begin constant latency := 40 ns : time; Process variable tmp, tmp2 : integer; begin tmp :=a+b; z := a + f; x := tmp + c; tmp2 := d+e; y <= tmp2 + f; wait for latency; end process; end test_arch; afcbd + + + x y z tmp2 deb fin 4 5 e tmp + + 11 16 15 14 1312 10 17 63 2 9 7 8 0 1 DFG Exemple Code source VHDL III Ordonnancement sous contrainte de mémorisation

9 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 9 Contrainte de mapping mémoire Fichier de contrainte mapping afcbd + + + x y z tmp2 deb fin 4 5 e tmp + + 11 16 15 14 1312 10 17 63 2 9 7 8 0 1 DFG a, 1, 0, ; d, 1, 1, ; x, 1, 2, ; y, 1, 3, ; z, 1, 4, ; b, 2, 0, ; e, 2, 1, ; f, 3, 0, ; c, 3, 1, ; III Ordonnancement sous contrainte de mémorisation

10 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 10 DFG Influence sur l'ordonnancement 13 0 afcbd + + + x y z tmp2 deb fin 4 5 e tmp ++ 11 16 15 14 12 10 17 63 2 9 7 8 1 4 7 14 10 16 add1 add2 cadence Sans contraintes de mapping 13 0 afcbd + + + x y z tmp2 deb fin 4 5 e tmp ++ 11 16 15 14 12 10 17 63 2 9 7 8 1 Avec contraintes de mapping add1 add2 cadence 4 7 14 10 16 III Ordonnancement sous contrainte de mémorisation Contraintes de synthèse Contrainte de cadence : 40 ns période de l'horloge : 10ns temps de traversée des opérateurs : additionneur : 10 ns temps d'accès aux ram : 10 ns

11 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 11 IV Résultats Evaluation de la synthèse d'une FFT 32 points en fonction du placement des données en mémoire Conditions de synthèse u Contrainte de cadence : 8000 ns u Bibliothèque : VirtexE_400_6_16b u période de l'horloge : 10ns u temps de traversée des opérateurs : additionneur : 10 ns soustracteur : 10ns multiplieur : 20 ns u temps d'accès aux ram : 10 ns Placement des données en mémoires nomap pas de contraintes de mapping mémoire Map6 échantillons pairs dans le banc1 échantillons impairs dans le banc2 map5map4map3map2map1 tous les échantillons sont placés dans un seul banc mémoire RIRIRIRI banc1 banc2 IV Résultats

12 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 12 Résultats FFT 32 points Les ressources arithmétiques 1additionneur, 1 soustracteur et 1multiplieur. Par rapport à une synthèse sans contrainte de mapping : u réduction du nombre de ressources et du nombre de bus. u temps de traversée de l’architecture identique. u Réduction de la consommation, Résultats obtenus à l'aide de l'outil Xpower après synthèse sur un FPGA Xilinx, virtexE xcv400e_ 8bg432. IV Résultats

13 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 13 Résultats FFT 32 points IV Résultats Comparaison entre les solutions map2 et map4 : u plus de ressources et plus de surface pour map4. u temps de traversée de l’architecture identique. u la consommation est réduite de moitié en fonction des contraintes de mapping mémoire.

14 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 14 V Conclusion et perspectives Modifications u Prise en compte d’un fichier de contraintes de mapping mémoire. u Ordonnancement des opérations en fonction des accès mémoire en lecture et en écriture. u Vérification fonctionnelle de l’unité de traitement et de l’unité de contrôle. u Réduction du nombre d’accès mémoire simultanés. u Réduction du nombre de bus entre l’unité de mémorisation et l’unité de traitement. u Réduction de la consommation en fonction du placement des données en mémoire. Impacts V Conclusion et perspectives

15 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 15 Perspectives u Gestions des modes d’accès mémoires (burst ou séquentiel). u Gestion des contraintes d’ordonnancement (critère de stabilité des données ou critère d’accessibilité des données). u Evaluation de la consommation dans l’outil GAUT lors de la synthèse d’architecture V Conclusion et perspectives

16 journées d'études Faible Tension Faible Consommation 14, 15, 16 mai 2003 16 Version de l’outil de synthèse d’architecture GAUT intégrant les contraintes de mapping mémoire disponible sur le site : http://gaut.univ-ubs.fr http://lester.univ-ubs.fr:8080 à partir de début juin