1 LE BUS PCI 5 ième partie: Les transactions particulières Sommaire - Repère zCinquième partie:Les transactions particulières yParité, reporting d ’erreur.

Présentation au sujet: "1 LE BUS PCI 5 ième partie: Les transactions particulières Sommaire - Repère zCinquième partie:Les transactions particulières yParité, reporting d ’erreur."— Transcription de la présentation:

1 1 LE BUS PCI 5 ième partie: Les transactions particulières Sommaire - Repère zCinquième partie:Les transactions particulières yParité, reporting d ’erreur yLes interruptions yLe cycle spécial yLock operation / Accès exclusif Cours_bus_PCI_4_02

2 2 LE BUS PCI 5 ième partie: Les transactions particulières Parité, reporting d ’erreur zPAR yParité paire calculée sur les 36 bits: AD[31::00] et C/BE#[3::0] xMaster vers target pour les adresses et les données en écriture xTarget vers master pour les données en lecture yRetardé d ’un cycle d ’horloge après que AD et C/BE# soient valides

3 3 LE BUS PCI 5 ième partie: Les transactions particulières Parité, reporting d ’erreur zParité sur un cycle d ’écriture

4 4 LE BUS PCI 5 ième partie: Les transactions particulières Parité, reporting d ’erreur zParité sur un cycle de lecture

5 5 LE BUS PCI 5 ième partie: Les transactions particulières Parité, reporting d ’erreur zSignaux supplémentaires yPERR# xUtilisé pour signaler une erreur de parité sur une donnée xForcé par l ’agent qui reçoit la donnée xEn retard sur PAR d ’un cycle d ’horloge ySERR# xUtilisé pour signaler une erreur de parité sur une adresse xUtilisé pour signaliser une erreur non récupérable xEntraîne un « crash » système xN ’a pas nécessairement une relation avec une opération sur le bus

6 6 LE BUS PCI 5 ième partie: Les transactions particulières Les interruptions zLes Interruptions sont actives sur des niveaux (et non pas des fronts) bas zLes lignes INT# sont partagées zLa plupart des configurations PCI ne requiert qu ’une seule interruption: Utiliser, dans ce cas, INTA# zLa gestion des interruptions n ’est pas précisée dans la norme PCI

7 7 LE BUS PCI 5 ième partie: Les transactions particulières Les interruptions

8 8 LE BUS PCI 5 ième partie: Les transactions particulières Le cycle spécial zCommande utilisée quand le maître désire envoyer un message à plusieurs cibles zType indiqué par le contenu AD[15:0]

9 9 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

10 10 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

11 11 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

12 12 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

13 13 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

14 14 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

15 15 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

16 16 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

17 17 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

18 18 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

19 19 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif

20 20 LE BUS PCI 5 ième partie: Les transactions particulières Lock operation / Accès exclusif zSeul le Master à l ’origine d ’un verrouillage d ’une Target peut y accéder zLe master ne peut accéder à aucun autre agent zUne Target verrouillée doit garantir que sa ressource concernée est effectivement verrouillée zLa norme n ’impose à la Target que de verrouiller seulement 16 Octets alignés zLa Target peut accepter des accès en dehors de sa ressource verrouillée zIl n ’est possible de verrouiller qu ’une seule Target à la fois