1 INFOR 101 Chapitre 4 Marianne Morris. 2 Révision de chapitre 3 Algorithmes Sequential Search Selection Sort Binary Search Ordre de magnitude  (n) Mesurer.

Présentation au sujet: "1 INFOR 101 Chapitre 4 Marianne Morris. 2 Révision de chapitre 3 Algorithmes Sequential Search Selection Sort Binary Search Ordre de magnitude  (n) Mesurer."— Transcription de la présentation:

1 1 INFOR 101 Chapitre 4 Marianne Morris

2 2 Révision de chapitre 3 Algorithmes Sequential Search Selection Sort Binary Search Ordre de magnitude  (n) Mesurer l’efficacité des algorithmes  (n 2 ) >  (n) >  (lg n)

3 3 Figure 3.22 Order-of-Magnitude Time Efficiency Summary

4 4 Figure 3.25 Comparisons of lg n, n, n 2, and 2 n

5 5 Figure 3.27 A Comparison of Four Orders of Magnitude

6 6 Chapitre 4 Représentation des données Nombres binaires Expressions booléennes Circuits logiques

7 7 Introduction L’architecture de matériel Représentation des données dans l’ordinateur Utilisation de logique symbolique pour construire des circuits Performer des opérations comme l’addition, la comparaison de chiffres et le « fetching » d’instructions

8 8 Système binaire Les techniques de stockage interne de l’ordinateur sont bien différentes que celles que nous utilisons quotidiennement L’information est stockée en forme de données binaires à l’ordinateur

9 9 Système binaire et information textuelle Base 2 Des 1 et des 0 Élevé à la puissance 2 1101 = 1 x 2 3 + 1 x 2 2 + 0 x 2 1 + 1 x 2 0 Base 10 Élevé à la puissance 10 3052 = 3 x 10 3 + 0 x 10 2 + 5 x 10 1 + 2 x 10 0

10 10 Figure 4.2 Binary-to-Decimal Conversion Table

11 11 Système binaire et information textuelle Représentation des nombres entiers Les nombres décimaux sont convertis en nombres binaires Avec k bits, le plus grand nombre entier non signé est 2 k - 1 Avec 4 bits, le plus grand nombre est 2 4 -1 = 15 Les nombres entiers signés doivent aussi représenter le signe (positif ou négatif)

12 12 Système binaire et information textuelle Représentation des nombres fractionnels Notation binaire scientifique: a x 2 b Exemple: 101.11 x 2 0 Le nombre est normalisé de façon que le chiffre le plus significatif est après le point Exemple:.10111 x 2 3 Enfin, on stocke la Mantissa et la puissance

13 13 Système binaire et information textuelle Les caractères (lettres) sont convertis en chiffres binaires ASCII 8 bits par caractère; 256 codes Unicode 16 bits par caractère; 65,536 codes Les strings sont des séquences de lettres encodées

14 14 Représentation du son et des images Les données multimédia sont étalonnées pour être stockées en forme digitale sans ou avec des différences détectables Représentation des données du son Le son doit être mis en forme digitale avant d’être stocké à l’ordinateur Mise en forme digitale veut dire étalonnage périodique des amplitudes du son

15 15 Figure 4.5 Digitization of an Analog Signal (a) Sampling the Original Signal (b) Recreating the Signal from the Sampled Values

16 16 Représentation du son et des images Représentation des données des images Les images sont lues en tant que couleurs et valeurs d’intensité à intervalles égaux à travers l’image Chaque point dans l’image est un pixel La qualité de l’image dépend du nombre de bits par pixel

17 17 La fiabilité du système binaire Les appareils électroniques sont fiables le plus dans un système bistable Deux états électroniques Notion de courant La direction du courant Les ordinateurs sont bistables

18 18 Booléennes logiques et « gates » Booléennes = valeurs vrai ou faux Valeurs vrai/faux sont facilement convertis en système bistable Les opérations de booléennes logiques en signaux électroniques peuvent être construites de transistors et d’autres appareils électroniques

19 19 Booléennes logiques Opérations booléennes a AND b Vrai seulement si a est vrai et b est vrai a OR b Vrai si a est vrai, b est vrai, ou les deux le sont NOT a Vrai si a est faux et vice versa

20 20 Booléennes logiques Expressions booléennes Construites par la combinaison d’opérations booléennes Exemple: (a AND b) OR ((NOT b) AND (NOT a)) Tables de valeurs “truth table” pour garder la valeur des sorties d’une expression

21 21 abValue 001 010 100 111 Exemple: (a AND b) OR ((NOT b) and (NOT a)) Booléennes logiques

22 22 Gates Des appareils faits de transistors pour imiter la logique booléenne AND gate Deux lignes pour entrée, une pour sortie Sortie 1 si les deux entrées sont 1

23 23 Gates OR gate Deux lignes pour entrée, une pour sortie Sortie 1 si l’une des deux entrées est 1 NOT gate Une ligne d’entrée, une pour sortie Sortie 1 si l’entrée est 0, et vice versa

24 24 Figure 4.15 The Three Basic Gates and Their Symbols

25 25 Introduction aux Circuits Un circuit est une collection de gates Transforme les entrées binaires en sorties binaires Les valeurs des sorties dépendent de celles des données d’entrées en ce moment

26 26 Figure 4.19 Diagram of a Typical Computer Circuit

27 27 Construction de circuits L’algorithme « Sum-of-products » est une méthode de construire les circuits De « Truth Table » aux expressions booléennes aux « gates »

28 28 Figure 4.21 The Sum-of-Products Circuit Construction Algorithm

29 29 L’ algorithme « Sum-of-products » Truth table garde chaque entrée ou sortie possible pour le circuit Répéter pour chaque ligne de sortie Construire une expression booléenne AND et NOT pour chaque ‘1’ des lignes de sortie Combiner toutes les expressions avec ORs Construire le circuit de l’expression entière Algorithme pour la construction de circuits

30 30 Exemples de construction de circuit Circuit « Compare-for-equality » Circuit pour Addition Ces deux circuits peuvent être construits en utilisant l’algorithme « sum-of-products »

31 31 Circuit Compare-for-equality CE compare deux nombres entiers binaires non signés pour vérifier s’ils sont égaux Construit en combinant des circuits de comparaison à bits singuliers (1-CE) Les nombres sont égaux si les bits sont égaux Circuit Compare-for-Equality

32 32 1-CE circuit truth table abOutput 001 010 100 111 Circuit Compare-for-Equality

33 33 Figure 4.22 One-Bit Compare-for-Equality Circuit

34 34 Expression booléenne 1-CE Premier cas: (NOT a) AND (NOT b) Deuxième cas: a AND b Combiné: ((NOT a) AND (NOT b)) OR (a AND b) Circuit Compare-for-Equality

35 35 Circuit pour Addition Additionner deux nombres entiers binaires non signés; sortie est deux bits en plus d’un bit de débordement Construits d’additionneurs d’un bit singulier (1-ADD) Commencer par les bits à droite et produire une valeur pour chaque paire et un bit pour le retenu pour la prochaine position à gauche

36 36 Circuit pour Addition 1-ADD truth table Entrée Un bit de chaque nombre entier Un bit pour retenu (toujours zéro pour le bit à droite) Sortie Un bit pour chaque position Un bit pour le retenu (carry)

37 37 Figure 4.24 The 1-ADD Circuit and Truth Table

38 38 Figure 4.28 A Two-Input Multiplexor Circuit

39 39 Figure 4.29 A 2-to-4 Decoder Circuit