APPLICATIONS Convertisseur ΣΔ.

Présentation au sujet: "APPLICATIONS Convertisseur ΣΔ."— Transcription de la présentation:

1 APPLICATIONS Convertisseur ΣΔ

2 Critères stratégiques
Coût des composants Précisions des composants Complexité calculatoire Stabilité / Linéarité

3 Coût des composants Composants peu précis :
=>Utilisation de circuits CMOS peu coûteux Coût : éléments analogiques > éléments numériques =>Ajout d’un filtre passe-bas et d’un décimateur(ADC) =>Ajout d’un filtre passe-bas et d’un suréchantillonneur(DAC) Conclusion : pour les convertisseurs ΣΔ, on utilise des circuits RC pour les filtres anti-aliasing et de reconstruction => complexité moindre.

4 Précisions des composants
ΣΔ DAC de 16 à 20 bits => SNR = 96 à 120 dB. ΣΔ ADC de 24 bits => SNR = 144 dB. Une boucle de control d’erreur pour transposer le bruit en hautes fréquences

5 Complexité calculatoire
Ordre du filtre de Nyquist : N Facteur de suréchantillonnage : R Complexité du Système de Nyquist : Complexité du suréchantillonneur : On décime pour ramener à la fréquence de Nyquist Décomposition du filtre passe-bas en filtre-étage d’ordre 1

6 Stabilité ΣΔ d’ordre supérieurs sont plus efficaces pour transposer le bruit dans les hautes fréquences. Inconvénients : Hautes amplitudes = instabilité Solutions : control en saturation d’amplitude de la fonction bruit Utilisation de DAC et quantificateurs multibit Inconvenient : dégrade les performances du DAC

7 Comparatifs entre mixed-DSP
CS4920 Crystal DSP56156 Motorola ADSP 21msp59 Analog Device Taux de suréchantillonnage 128X 125X Ordre du filtre de mise en forme du bruit 3 2 Nombre de bits de quantification 1 bit Résolution 16 bits 13 bits

8 Microphotographie du modulateur Sigma-Delta 14 bit en technologie CMOS 0,35µm

9 Perspectives Dans la réalisation de convertisseurs ΣΔ d’ordre supérieur FPGA and ΣΔ ASIC architectures Des signaux quantifiés sur 1 bit pour applications audio professionnelles Nouvelles techniques de conversion ΣΔ basées sur la mise en forme du bruit et la quantification …