Gestion des Périphériques

Présentation au sujet: "Gestion des Périphériques"— Transcription de la présentation:

1 Gestion des Périphériques
Organisation Enseignants François PÊCHEUX (Cours, Groupe du vendredi matin) Mounir BENABDENBI (Groupe du lundi matin) Déroulement 3 séances de TD 7 séances de TME PERI Master ACSI

2 Gestion des Périphériques
Organisation Modalités de Contrôle Note de TP : /20 Note de contrôle écrit : /20 Note d’examen : /60 PERI Master ACSI

3 Gestion des Périphériques Architecture du PC
Année F. Pêcheux PERI Master ACSI

4 Les cinq groupes principaux
Le processeur central La mémoire de travail La mémoire fixe Les entrées Les sorties Ordinateur Entrées contrôle Mémoire chemin de données Sorties Processeur PERI Master ACSI

5 Modèle de système Processeur Clavier Carte graphique Carte réseau
Entrée Sortie Entrée/ Sortie Mémoire RAM Mémoire fixe Sortie Imprimante Disque dur PERI Master ACSI

6 Le processeur central Central Processing Unit (Unité centrale de traitement) Chargé du traitement des données Peut effectuer des calculs Peut transmettre des données PERI Master ACSI

7 Interface du processeur
Le processeur : Présente une adresse Présente une donnée (écriture) Reçoit une donnée (lecture) Adresse Contrôle Processeur Données PERI Master ACSI

8 Processeur AMD Athlon PERI Master ACSI

9 Intermède Fréquence Processeur/Carte mère
Fréquence d’horloge Fréquence d’horloge Durée d’un cycle 133 MHz 0, s 1200 MHz 0, s 2 GHz 0, s Intermède Fréquence Processeur/Carte mère PERI Master ACSI

10 Matrice de points mémoire
PERI Master ACSI

11 Structure d’une mémoire
PERI Master ACSI

12 Chronogramme PERI Master ACSI

13 Fast Page Mode PERI Master ACSI

14 De la FPM à la DDR-SDRAM Le temps d’accès de la RAM est fixe
Processeur+mémoire = transfert par rafale Transfert par rafale (256 bits=4 mots de 64 bits=32 octets) DRAM asynchrone, puis synchronisée avec le système (SDRAM), puis sur les 2 fronts d’horloge (DDR-SDRAM) Mémoire caractérisée par X-Y-Y-Y Intermède mémoires PERI Master ACSI

15 Le processeur doit aller vite…
Augmentation de la fréquence d’horloge Augmentation de la largeur de bus Mémoire RAM PERI Master ACSI

16 Compromis = Le cache Processeur fCPU Mémoire fCPU cache Mémoire RAM
fRAM PERI Master ACSI

17 Hiérarchie mémoire Processeur Cache L1 Inst Cache L1 Données Cache L2
RAM PERI Master ACSI

18 4,77 MHz (horloge système) BUS ISA
Architecture PC XT Processeur 8088 Clavier Carte graphique Carte réseau Entrée Sortie Entrée/ Sortie 4,77 MHz (horloge système) BUS ISA Mémoire RAM Mémoire fixe Sortie Imprimante Disque dur PERI Master ACSI

19 8 MHz (horloge périphériques) BUS ISA
Architecture PC 386 Processeur Clavier Carte graphique Carte réseau Entrée Sortie Entrée/ Sortie Pont 16 MHz (horloge système) 8 MHz (horloge périphériques) BUS ISA Mémoire RAM Mémoire fixe Sortie Imprimante Disque dur PERI Master ACSI

20 8 MHz (horloge périphériques) BUS ISA
Architecture PC 486 66 MHz (horloge processeur) Processeur 2x Clavier Carte graphique Carte réseau Entrée Sortie Entrée/ Sortie Doublement fréquence Pont 33 MHz (horloge système) 8 MHz (horloge périphériques) BUS ISA Mémoire RAM Mémoire fixe Sortie Imprimante Disque dur PERI Master ACSI

21 Pentium II 1200 MHz (horloge processeur) Processeur 9x Clavier
Carte graphique Carte réseau Entrée Sortie Entrée/ Sortie Multiplication fréquence Pont 33 MHz (horloge périphériques) PCI 133 MHz (horloge système) Mémoire RAM Mémoire fixe Sortie Imprimante Disque dur PERI Master ACSI

22 Multiplication fréquence
PC d’aujourd’hui 4 GHz (horloge processeur) Carte graphique Processeur ?x Carte réseau Clavier Entrée/ Sortie Entrée AGP Multiplication fréquence Pont Supérieur Northbridge Pont Inférieur Southbridge PCI 33 MHz 400 MHz-800 MHz (horloge système) Mémoire fixe Sortie Mémoire RAM Imprimante ISA USB Disque dur PERI Master ACSI

23 Autre schéma PERI Master ACSI

24 Intermède cartes mères/débits
PERI Master ACSI