1 LE BUS PCI 6 ième partie: Les aspects électriques, timings Sommaire - Repère zSixième partie:Les aspects électriques, timing ySpécifications électriques.

Présentation au sujet: "1 LE BUS PCI 6 ième partie: Les aspects électriques, timings Sommaire - Repère zSixième partie:Les aspects électriques, timing ySpécifications électriques."— Transcription de la présentation:

1 1 LE BUS PCI 6 ième partie: Les aspects électriques, timings Sommaire - Repère zSixième partie:Les aspects électriques, timing ySpécifications électriques AC et DC yLes contraintes de timing yIntroduction de la notion de Bridge PCI yRecommandations pour le pin out yRecommandations pour la conception des circuits imprimés Cours_bus_PCI_5_02

2 2 LE BUS PCI 6 ième partie: Les aspects électriques, timings Spécifications électriques AC et DC zLes niveaux électriques

3 3 LE BUS PCI 6 ième partie: Les aspects électriques, timings Spécifications électriques AC et DC zCharge du bus: Recommandations yRègle du pouce: x10 charges sur le bus: Chaque composant de la carte compte comme 1 charge Chaque carte d ’extension compte comme 2 charges yMAIS… cette configuration maximum peut être étendue si la conception des cartes est particulièrement soignée (  Simulations) yLa conformité aux spécifications électriques doit toujours être vérifiée

4 4 LE BUS PCI 6 ième partie: Les aspects électriques, timings Les contraintes de timing zSignal CLK (33 MHz) Paramètreminimummaximumunité yT_cyc30infinins yT_high11ns yT_low11ns yT_skew2ns yCLK slew rate14V/ns

5 5 LE BUS PCI 6 ième partie: Les aspects électriques, timings Les contraintes de timing zTimings des drivers de sortie yTous les timings sont relatifs aux front montants de CLK Tempsminimummaximumunité xT_val211nsCLK to signal valid delay xT_on2nsFloat to active delay xT_off28nsActive to float delay

6 6 LE BUS PCI 6 ième partie: Les aspects électriques, timings Les contraintes de timing zTimings en entrée Tempsminimummaximumunité xT_su7nsInput setup time to CLK xT_h0nsInput hold time from CLK

7 7 LE BUS PCI 6 ième partie: Les aspects électriques, timings Les contraintes de timing zSynthèse des timings pour un système à 33 MHz

8 8 LE BUS PCI 6 ième partie: Les aspects électriques, timings Introduction de la notion de Bridge PCI zNécessaire lorsque, sur une carte additionnelle, plus d ’une charge PCI doit être connectée au bus zPermet d ’isoler plusieurs charges de composants à la fois électriquement et logiquement zGère les accès en mode configuration de manière transparente

9 9 LE BUS PCI 6 ième partie: Les aspects électriques, timings Recommandations pour le pin out zSuivre les recommandations de la norme permet de limiter la longueur des pistes des circuits imprimés yDes Stubs longs créent des retards et des réflexions sur les lignes de transmissions

10 10 LE BUS PCI 6 ième partie: Les aspects électriques, timings Recommandations pour la conception des circuits imprimés zLe skew de l ’horloge doit être au maximum de 2 ns (mesuré entre les broches d ’entrée de n ’importe quel composant) zLa longueur de la piste d ’horloge sur les cartes d ’extension doit être inférieure à 6,35 cm (2.5") zUne routage point à point et des adaptations séries sont souvent nécessaires pour la distribution de l ’horloge zSignaux: Le placement / routage doit être optimisé pour tenir le temps de propagation maximum de 10 nS (33 MHz) zLa charge et l ’impédance des lignes doivent être optimisées pour tenir le temps de propagation maximum de 10 nS (33 MHz) et la courbe tension / courant relative aux caractéristiques dynamiques des buffers PCI zPrévoir des pull up sur les signaux de contrôle