Télécharger la présentation
La présentation est en train de télécharger. S'il vous plaît, attendez
1
Composants à réseaux logiques programmables
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
2
Classification des circuits numériques
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
3
Dénominations PLD (Programmable Logic Device)
CPLD (Complex Programmable Logic Device) FPGA (Field Programmable Gate Array) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
4
Evolution technologique
- densité d'intégration: 20 000 portes en 000 000 en 2000. - vitesse de fonctionnement : 40 MHz en MHz en 2007. - taille d'un transistor : - 1,2 µm en nm en 2007. - tension d'alimentation : - 5 V à 1,8 V. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
5
Codage d’une fonction combinatoire
PLA (sommes de produits) ; LUT (mémoire) ; Multiplexeur. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
6
PLA (Programmable Logic Array)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
7
PLA (Programmable Logic Array)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
8
LUT (Lock Up Table –mémoire-)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
9
Multiplexeur Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
10
Technologie d’interconnexions
Densité d’intégration ; Rapidité de fonctionnement (Ron, Cp) ; Facilité de mise en œuvre ; Rétention de l’information. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
11
Connexions non reprogrammables (OTP)
Cellules à fusibles ; Obsolètes Cellules à anti-fusibles ; Rapidité ; Densité d’intégration ; Résistances aux radiations ; Protection. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
12
Connexions reprogrammables
Cellules EEPROM : 5 transistors par cellule ; Écriture sélective. Cellules flash EPROM : 1 transistor par cellule ; Écriture par blocs. Cellules SRAM : Bénéficie de l’avancée technologique des mémoires ; Volatile. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
13
Programmation sur site (ISP)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
14
Types de circuits PLD (Programmable Logic Device) ;
CPLD (Complex Programmable Logic Device) ; FPGA (Field Programmable Logic Array). Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
15
PLD Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
16
Exemple de PLD Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
17
Exemple de PLD Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
18
CPLD ( MAX 7000) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
19
CPLD ( MAX7000 ) Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
20
Structure des FPGA Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
21
Connexions dans un FPGA
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
22
Exemple de FPGA (Actel 54SX)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
23
Exemple de FPGA (Actel 54SX)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
24
Comparaisons Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
25
Développement d’un projet
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
26
Développement d’un projet
Propriété intellectuelle (4 à 5 par projet) : IP Soft ; IP Hard. Système sur puce (SoC ou SoPC ou SPoC) Protection contre le clonage. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
27
Constructeurs Altera Xilinx Actel Atmel Quicklogic Lattice Cypress
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
28
Les ASIC (Application Specific Integrated Circuit)
Prédiffusés (gate array) : nébuleuse de transistors. Précaractérisés (standard cell) : Bibliothèques de cellules Full Customs. Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
29
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
30
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
31
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
32
Exemple de CPLD/FPGA : la famille FLEX10K
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
33
Exemple de FPGA : la famille Excalibur (RISC 32 bits ARM922T)
Programmation des CPLD et FPGA avec Quartus II ENSET d'Oran / IUFM Aix Marseille - mai
Présentations similaires
