Evolution des technologies semiconducteurs

Présentation au sujet: "Evolution des technologies semiconducteurs"— Transcription de la présentation:

1 Evolution des technologies semiconducteurs
Michel RIVIER IBM France Laboratoire de développement des composants ENST --- janvier 2006 © 2006 IBM Corporation

2 Agenda Evolution des circuits intégrés silicium
facteurs physiques : facteurs d’échelle et litho facteurs économiques : couts, rendements Tendances des mémoires Tendances des technologies et produits logiques

3 La préhistoire L’électronique des années 1940 -1960
éléments logiques : tubes à vide mémoires : stockage magnétique (interne), ou cartes perforées (externe, entrée de données)

4 L’électronique basée sur les semiconducteurs
Electronics, vol 38 Avril 1965 Source: Intel Corp. “loi” de Moore : le nombre de transistors par circuit intégré Si double tous les 18 mois (~1975) 30 ans plus tard, la loi exponentielle est toujours valide un ajustement exponentiel donne une valeur empirique de 2X / 26mois Peut-on expliquer cette tendance ?

5 Evolution des technologies Si : diminution du cout d’une fonction
La “loi” de Moore a en fait une explication économique: C’est une loi de l’offre (des industriels produisant à un coût donné) et de la demande (basée sur l’élasticité du prix) Tant que les prix diminuent, le ‘client’ accepte d’intégrer de plus en plus de fonctions électroniques à prix constant. Source: WSTS

6 Evolution des technologies Si : augmentation de la performance
La “loi” de Moore a en fait une corollaire, l’augentation de la performance à cout constant: Source: Intel

7 La base de la microélectronique Si : le procédé CMOS
En fait, l’évolution des circuits intégrés est basé sur une demande: Le marché des ordinateurs (grands ordinateurs et PC) qui a dominé les années La réponse technologique à cette demande repose sur une technologie : le CMOS (Complementary Metal Oxide Semiconductor) La microélectronique permet la fabrication simultanée sur un substrat Si de type p de deux transistors à effet de champ (FET), le nFET et le pFET permettant de réaliser des fonctions logiques. Ces transistors sont réalisés par lithogravure, le dimensionnel minimum étant la taille du canal, L Substrat p Si02 Grille n Caisson n Grille p Oxyde de grille nFET pFET S G D

8 Caractéristiques électriques d’un transistor MOS
Les caractéristiques électriques des transistors MOS sont régis par les équations de la physique du solide Transistor ‘logique’ État “0” : Vgs=Vds=0 Ids = 0 Etat “1” :Vgs = Vds = Vdd Ids = m Cox(W/L) (Vgs – Vt)2 /2m Le délai d’une porte logique est défini par t = (tn + tp) / 2 = CVdd ( 1 / Idnsat + 1 / Idpsat ) / 2 C étant en général la capacité d’entrée de la porte logique (ici inverseur) suivant La puissance dissipée est : P = C Vdd2 f

9 Miniaturisation d’un transistor MOS
“Théorème” de la microélectronique: En gardant la valeur du champ électrique constant, celui-ci peut être miniaturisé à l’infini (!)

10 La photolithogravure L Principes :
Un “masque” comportant le dessin a réaliser est gravé sur Une couche mince de Cr déposée sur une plaque de SiO2 La résine déposée sur le substrat sert de mode de transfert de l’image. Le procédé consiste ensuite à graver, implanter ou déposer une couche supplémentaire permettant de réaliser le circuit en 3D. Chaque génération est caractérisée par la dimension minimale pouvant être imprimée sur la résine de transfert L = k l / NA k : 0.65 à 0.30 … dépend du masque l : longueur d’onde de l’équipement NA: ~0.7 ouverture numérique .. > l est la variable utilisée L

11 L’ITRS (International Technology Roadmap for Semiconductors)
Organisme International définissant et guide les besoins de l’industrie des semiconducteurs Redéfinit annuellement la projection de l’évolution de la lithogravure . 130 90 65 45 35 22 0.7 X par génération 3 ans par génération

12 Evolution des technologies de photolithogravure
Des solutions techniques existent pour réduire le dimensionnel …. Il “suffit” de réduire la longueur d’onde, de trouver des matériaux adéquats pour servir de masques, et de le faire à un coût suffisamment faible (puissance de la source, coût de développement et durée de vie de l’équipement)

13 Evolution des ventes mondiales de semiconducteurs
8%/an 17%/an Source: WSTS Marché des semiconducteurs 2005: $ PIB 2004*: France $ USA $ *Source OCDE

14 Evolution des couts de production
Source: WSTS Evolution exponentielle ~ tranches/mois ~ 1000 personnes : $ 70% du cout est lié aux équipements *Source Instat

15 Evolution du marché des applications des semiconducteurs
Scientifique industriel personnel universel Spécialistes quelques utilisateurs nombreux utilisateurs tous Centres de calculs en réseau connectés n’importe où Grands ordinateurs PC Source: WSTS téléphonie ? CPU, DRAMs système plateforme

16 Evolution des technologies Si
Source: WSTS Marché des semiconducteurs : $ 50% produits logiques; 20% mémoires ; 30% autres

17 Expression du rendement des circuits intégrés
Le procédé semiconducteur est une succession de plusieurs dizaines d’étapes de photolithogravure De plusieurs centaines d’étapes de procédé A chaque étape, des particules peuvent se déposer et créér des défaillances = A D A : surface du chip D densité de défauts Un nombre moyen de défaut l caractérise le procédé en fin de fabrication. En faisant l’hypothèse de processus indépendants, et de défauts aléatoires, la loi régissant le rendement est un eloi de Poisson de paramètre l Y = Y0 exp -l

18 Rendement des circuits intégrés
Zone utile De production

19 Expression du rendement des circuits intégrés

20

21 Mémoires et rendement Point mémoire défectueux Dans le plan mémoire, les adresses des cellules défectueuses sont repérées pendant le test final. Les mémoires étant des produits à très forts volumes, permettent d’effectuer des études statistiques du rendement. La connaissance précise de la position l’élément défaillant permet de cartographier les défauts, et de trouver rapidement les causes de défaillance Le diagnostic des fautes des mémoires permet de diminuer la densité de défauts des procèdés semiconducteurs, et d’améliorer le rendement des lignes de production. Selection rangée Ampli lecture + buffers Selection colonne

22 Mémoires et redondance
Selection colonne Selection rangée Ampli lecture + buffers Point mémoire défectueux Dans le plan mémoire, les adresses des cellules défectueuses sont repérées pendant le test final Leurs adresses sont inhibées (fusible) Des éléments redondants sont fabriqués (ici rangées). Les éléments redondants permettent de corriger les cellules défecteuses Cout de la redondance: surface du chip: legère augmentation de la surface (décodage adresse plus complexe, éléments redondants, fusibles) test plus complexe (2 tests , programmation du fusible) Cellule de secours

23 Amélioration du rendement associé à la redondance
Le rendement d’un composant de surface A, fabriqué dans un procédé où la densité de défauts est D est: Y = Y0 probabilité d’avoir au plus zéro faute = Y0 exp - l = Y0 exp - AD = AD est le nombre moyen de défauts aléatoires du composant Y0 est le rendement non aléatoire du composant Dans le cas d’une mémoire, on peut ajouter n cellules redondantes. Chaque faute peut ou non être réparée. L’expression du rendement devient Y = Y0 probabilité de réparation de n fautes x probabilité d’avoir moins de n fautes Application numérique D0 = 1 défaut / cm2 Taille du chip : 1 cm2 Rendement sans redondance: Y = 37% En réparant: 1 faute Y1 = 74% 2 fautes Y2 = 92% 3 fautes Y3 = 98% 4 fautes Y4 = 100%

24 Loi de Moore pour les mémoires et les produits logiques

25 Mémoires et produits logiques
les mémoires les logiques 3 à 5 niveaux de métal 2 niveaux métal surface de la tranche transistor capacité optimisé enterrée

26

27

28

29 Evolution de la densité des mémoires
L’unité de stockage des NVRAMs est un transistor Son évolution suit donc une loi du type ‘loi de Moore’, basée sur la diminution des dimensions avec le temps

30

31 Evolution du cout de l’unité de stockage

32

33

34

35

36

37

38

39

40 Dissipation thermique
En théorie, la puissance par unité de surface devrait être constante fin du bipolaire fin du MOS ?? 14 CMOS IBM ES9000 Prescott 12 Jayhawk(dual) Bipolar 10 8 Fujitsu VP2000 IBM 3090S NTT Flux Thermique(watts/cm2) 6 Fujitsu M-780 Pentium 4 4 IBM 3090 Début CDC Cyber 205 du refroidissement par eau IBM 4381 2 IBM 3081 Fujitsu M380 IBM 370 Merced IBM 360 IBM 3033 Vacuum Pentium II(DSIP) 1950 1960 1970 1980 1990 2000 2010 Année d’annonce

41 Transistors moléculaires
Au delà du transistor MOS….. Nanotubes carbone Transistors moléculaires Transistors à spin Photons