Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance.

Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance de thèse de doctorat de l’Institut National des Sciences Appliquées de Rennes Projet Européen 4MORE Amphithéâtre Bonnin, INSA de Rennes Mercredi 21 Février 2007 Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Soutenance de thèse de Julien Delorme
PLAN Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusions et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusions et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre L’évolution technologique Densité d’intégration Les contraintes du marché Intégration de plus en plus de standards Nombre d’applications grandissant Délais de mise sur le marché (Time to market) Les contraintes des applications Gestion de plus grands volumes de données Besoins en bande passante de plus en plus forts Flexibilité, faible consommation Solutions face à ces contraintes Réutilisation de l’existant (IP: Intellectual Property) Utilisation de médias de communication performants Augmentation du niveau d’abstraction Réalisation d’outils de CAO pour l’aide à la conception (Logiciel, Application, Architecture) Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Réutilisation de l’existant Accélération des phases de développement
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre Principe d’intégration de systèmes complexes sur puce : System On Chip (SoC) Bibliothèque d’IP GSM, EDGE,3G Vidéo Photo Agenda Lecteur mp3 WAP Téléphones cellulaires multistandards Besoins des SoC: Réutilisation de l’existant Accélération des phases de développement Flexibilité Performances Besoins de méthodes et d’outils de conception adaptés Bluetooth, WiFi Modem Jeux Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre Topologie point à point + Liens dédiés : bande passante non partagée - Pas de reconfiguration des communications - Pas de souplesse d’évolution de l’application IP0 IP2 IP3 IP1 IP4 Topologie Bus + Souplesse d’évolution de l’application + Niveau de priorité dans les communications - Bande passante partagée et limitée Topologie Bus hiérarchiques + Souplesse d’évolution et d’extension de l’application + Bande passante plus grande pour chaque bus - Ordonnancement avant placement sur bus - Latence au niveau du/des pont(s) Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Débit d’information cumulé grandissant
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre Niveau application Débit d’information cumulé grandissant Augmentation des besoins en performances Evolution, adaptation Niveau architecture Grande scalabilité Proposition de choix d’architectures plus performantes Respect des contraintes de temps réel (bande passante, latence) Niveau conception Abstraire le problème en le modélisant Automatiser les phases d’explorations (coûts en temps et source d’erreurs) Réduire le temps de conception (Time to market) Déterminer et maximiser les critères pour aboutir plus rapidement à une solution qui convient Solutions pour les futurs SoC Les réseaux sur puce ou NoC Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Signaux d’acquittement
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre  L’architecture d’un réseau sur puce : Message FLIT de données FLIT d’en-tête Paquet N°1 N°2 Les routeurs Les interfaces réseau (NI) Les unités de traitement (IP) Unité de traitement 32 bits de données 1 FLIT de données ou d’en-tête (32 bits) Données utiles NI ROUTEUR Bus unidirectionnels sur 32bits + Signaux d’acquittement Information de contrôle : chemin de routage, taille du paquet, commande,… FLIT : Flow control unIT Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre  Les topologies de réseaux : Topologie en anneau + Facilité de mise en œuvre - Limite de bande passante R IP Topologie en arbre élargi + Bonne scalabilité - Goulet d’étranglement sur les routeurs intermédiaires Topologie en octogone Topologie 3D R IP Topologie 2D + Structure régulière + Débit cumulé supérieur - Réalisation sur silicium + Structure régulière + Facilité de routage et de mise en œuvre + Latence réduite à 2 routeurs par communication - Structure non entièrement régulière Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre  La qualité de service (QoS : Quality of Service) : QoS en BE (Best Effort) : QoS en GT (Guaranteed Traffic) : Latence C1 C2 C3 C3 Ordonnancement Table d’allocation C1 C2 C1 C3 t S1 S2 S3 C1 C3 t + Utilisation maximale des bandes passantes des liens de communication - Latence des communications non prédictible - Débits non garantis + Trafic garanti pour chaque communication (TDMA : Time Division Multiple Access) - Sous utilisation des bandes passantes des liens de communication du réseau - Les tables d’ordonnancement augmentent la complexité des routeurs ou des NI Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre Les avantages des réseaux sur puce : Interconnexions : flexibles, extensibles, grand débit cumulé Pas d’arbitrage central Deux qualités de service : BE, GT Les inconvénients des réseaux sur puce : Latence (fonction du nombre de routeurs traversés) Besoin de règles pour garantir le trafic (contexte GT) Risque de contention ou de deadlock Coût matériel plus important comparé à une approche bus Complexité de mise en œuvre accrue Pourquoi le NoC devient incontournable ? Complexité grandissante des schémas d’interconnexion entre les UT Nécessité de proposer une qualité de service pour les communications Répondre aux besoins actuels et futurs des SoC : Flexibilité Evolutivité Scalabilité Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Problématiques des SoC Les médias de communication actuels Les limites de ces médias de communication Les réseaux sur puce (NoC) La problématique de mise en œuvre L’espace de conception : Topologie Chemins des communications Taille des paquets Profondeur de FIFO Fréquence du NoC Besoins : Modélisation de l’application Méthodes et outils de décision Respect des contraintes temps réel Problème d’optimisation : Approche heuristique pour l’Adéquation Algorithme Architecture Exploiter au maximum les capacités du NoC Explorer l’espace de conception pour garantir les contraintes temps réel Positionnement des travaux : Proposition d’un modèle de représentation des blocs de traitement Outil d’exploration automatisé pour parcourir l’espace de conception Etendre l’exploration par une émulation sur plate-forme matérielle Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusions et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Enjeux au niveau du projet :
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Proposition de choix pour les futurs standards de radiocommunication 4G 4MORE Enjeux au niveau du projet : Spécifier la couche physique en voie montante et voie descendante Développer une plate-forme de simulation algorithmique commune Comparer les performances des techniques de transmission avancées Réaliser une plate-forme matérielle de développement commune Enjeux au niveau recherche : Détection multi-utilisateurs, interférences multi-cellules, estimation de canal, MIMO Réalisation d’un démonstrateur employant un média de communication innovant Notre contribution dans le cadre du WP4 Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Paramètres et services
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Paramètres et services Débits 50-100Mbps à 3km/h en environnement intérieur 20Mbps à 60km/h en environnement urbain 10Mbps à 300km/h (train) Fréquence porteuse 5GHz Services Multimédia Partenaires: CEA-LETI, France Telecom R&D, Mitsubishi Electric ITE-TCL, IETR, DLR, Univ. Madrid, Inst. Télécom. Portugal, STMicroelectronics, Acorde, Univ. Surrey. Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

? Contraintes de réalisation du démonstrateur final :
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Contraintes de réalisation du démonstrateur final : Valider les choix d’algorithmes du WP1 dans le démonstrateur matériel Emission: ? Implantation sur matériel Réception: Utilisation d’un média de communication innovant : le NoC FAUST Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Enjeux de la mise en œuvre Modélisation de l’application
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Application UT 6 NI 7 8 9 10 R 1 2 3 4 5 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 NI UT Contrainte UT UT UT UT UT UT UT Topologie UT UT UT UT Enjeux de la mise en œuvre Modélisation de l’application Trouver une topologie adaptée Contraintes de placement Faire des choix de chemins de routage des communications Dimensionnement des ressources matérielles Vérification des conditions temps-réel Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Le projet Européen 4MORE Les objectifs du projet Les contraintes du projet Les contraintes de mise en œuvre du NoC Nos contributions Application Etude des blocs fonctionnels des voies montante et descendante Modéliser et caractériser ces unités de traitement Architecture Dimensionner le réseau Donner des contraintes de placement Proposer des chemins de routage Ajuster les paramètres matériels de l’architecture Etude de l’AAA Respect des contraintes temps réel de l’application (cadence symbole OFDM) Contexte d’étude pire cas (quantité de données maximale entre blocs) Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusions et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Développé par le CEA LETI de Grenoble
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le NoC FAUST (Flexible Architecture of Unified System for Telecommunication) : Développé par le CEA LETI de Grenoble Obtention des codes sources (NDA) dans le cadre du projet Version en SystemC pour simulation au niveau TLM Version en VHDL pour implantation sur FPGA et réalisation d’ASIC Validation et exploration au niveau SystemC Contraintes matérielles Réalisation de l’implantation matérielle Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Caractéristiques des UT :
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Les caractéristiques du réseau : Mode commutation : Packet switching Mode de gestion de flux : Wormhole Qualité de service : Best Effort (BE) Routage : routage par la source Nombre de canaux virtuels : 2 Topologie : 2D torus Caractéristiques des UT : Taille des données en entrée Temps de traitement des données Taille des données produites en sortie Modélisation des unités de traitement (bloc fonctionnel) : Nb FLIT à écrire SORTIE Nb FLIT à lire Temps de traitement (Ncycles) ENTREE FIFO 1 FIFO 2 BLOC de traitement NI NoC NoC Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Configuration des ports de sortie du NI :
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Configuration des ports d’entrée du NI : Chemin de routage des paquets de crédits Taille des paquets Montant total des crédits à recevoir Enchainement des configurations Configuration des ports de sortie du NI : Chemin de routage des paquets de données Taille des paquets Montant total des données à émettre 6 NI 7 CPU 9 R 1 2 3 4 11 12 13 14 16 17 18 19 Gestion du réseau par le processeur de contrôle Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Configuration matérielle du réseau
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Configuration matérielle du réseau Configuration logicielle du réseau Pas de généricité Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Les inconvénients du flot de conception initial : Spécification des UT dans le code source Pas de fichiers de contrainte de placement Dimensionnement et routage de la matrice non automatique Contexte multi-composants non pris en charge Performances des liens des routeurs et des UT Méthode AAA pour le placement routage Manque de souplesse de mise en œuvre Peu de flexibilité dans le flot de conception Modification de topologie longue et source d’erreurs Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Le diagramme du flot de conception mis en œuvre
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le diagramme du flot de conception mis en œuvre Génération des fichiers de contraintes Apport de généricité Configuration matérielle Apport de généricité Configuration logicielle Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Deux modes de fonctionnement mis en œuvre dans le flot de conception : Mode automatique : mise en œuvre d’une heuristique d’AAA Mode semi-automatique: spécifications manuelles de l’application et de l’architecture dans un classeur Excel  Génération de fichiers de contraintes identiques Algorithme de routage du réseau et placement des unités de traitement : Prise en charge du mode mono-composant Prise en charge du mode multi-composants Génération de fichiers de résultats post simulations : Latences des données dans les UT Charges des liens des routeurs Génération du code VHDL équivalent aux simulations SystemC : Accélération des simulations par émulation matérielle sur FPGA Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Graphe d’architecture Graphe d’application
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le mode automatique : Graphe d’architecture Graphe d’application AAA Application Architecture Fichiers de contraintes Génération du NoC et lancement des simulations Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le mode automatique : Mise en œuvre d’une heuristique gloutonne dédiée à l’architecture NoC Travaux basés sur ceux de Jingcao Hu et Radu Marculescu « Exploiting the Routing Flexibility for Energy/Performance Aware Mapping of Regular NoC Architectures » 2003 UT NI CPU 3 NI 4 5 1 2 6 CPU 7 UT R R R Application UT UT UT UT UT R R R Définition de l’heuristique : R R R Phase 1 : Placement Phase 2 : Routage Phase 3 : Bande passante Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques
Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le mode semi-automatique : Spécifications manuelles des contraintes (architecture, application, placement des UT sur la matrice)  classeur Excel Spécification des UT + NI Spécifications des communications + commande CPU MACRO de génération de fichiers de contraintes Exemple: Une matrice 8*8 nécessite 282 fichiers Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le routage automatique du réseau: Algorithme de routage : Création de la matrice de routeurs Routage en mode mono ou multi-composants Colonnes Lignes Colonnes Lignes Composant 1 Composant 1 Composant 3 Composant 2 Phase 1 Phase 2 Phase 3 Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Performance des liens des routeurs du réseau : Réseau fonctionnant à une fréquence 100MHz Bande passante de 3200Mbit/s saturation des liens Performance des ressources de traitement : Performance des UT obtenues par l’équation Où : Ti : latence des données en entrée Tt : latence de traitement des données To : latence d’émission des données en sortie Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusions et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Contribution au projet 4MORE dans le cadre du WP4 Les deux contextes abordés : Contexte mono-composant Contexte multi-composants (démonstrateur final) Les critères d’études: Topologie Dimensionnement des ressources matérielles Chemins de routage Impact de la fréquence de fonctionnement du réseau Respect des contraintes temps réel Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte mono-composant : réalisation finale du SoC
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Contexte mono-composant : réalisation finale du SoC Intégration des blocs de traitement dans une seule matrice NoC Codage canal Entrelacement CBS Encodeur MIMO Etalement Modulation OFMD 1 Modulation OFMD 2 RF IF 2 Données RF IF 1 Pilotes RAM RF IF 1 RAM RF IF 2 TFC1 TFC2 Démodulation OFDM 2 Décodeur MIMO Estimateur de canal MIMO CBS-1 Décodage canal Egaliseur Pilotes + données Légende : TX RX données RAM Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Choix de topologie : 23 blocs fonctionnels  matrice 46 (24 routeurs) Critères d’exploration : Chemins de données Profondeurs des FIFO des NI Fréquence de fonctionnement du NoC Taille des paquets de données et de crédits Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA La voie montante : FIFO de 16 FLIT Paquets de 8 FLIT Fréquence > 150MHz Fréquence de fonctionnement supérieure à 150MHz FIFO de grandes tailles (1024 FLIT) Taille de paquets variable La voie descendante : FIFO de 16 à 1280 FLIT Paquets de 8 à 64 FLIT Fréquence > 150 MHz Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Contexte multi-composants : validation du démonstrateur final du projet Composants imposés: ASIC FAUST (structure et topologie figée) Intégration des blocs de traitement dans un contexte multi-composants Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Spécifications de l’ASIC FAUST: Réalisé par le CEA LETI Technologie 0.13µm CPU : ARM946 8 Millions de portes 275 I/O Fmax = 175MHz FAUST: Flexible Architecture of Unified System for Telecommunication Choix de topologie : FAUST FPGA Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Structure globale : matrice 88 Critères d’exploration : Chemins de données Profondeurs des FIFO des NI des FPGA Fréquence de fonctionnement du NoC Congestion des I/O Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA La voie montante : FIFO de 1024 FLIT de FPGA Fréquence > 90MHz La voie descendante : FIFO de 1024 FLIT UT connectées sur plusieurs routeurs Fréquence > 120 MHz Fréquence de fonctionnement supérieure à 130MHz FIFO de grandes tailles (1024 FLIT) Taille de paquets fixe à 8 FLIT Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Emulation sur plate-forme FPGA
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Emulation sur plate-forme FPGA Architecture générique d’unité de traitement Processeur de contrôle : le MicroBlaze Modélisation Identique MB Wrapper RX NI R TX TX/RX MicroBlaze Compteurs de génération de trafic Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Configuration des NI par le Microblaze Echange de paquets de données
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Configuration des NI par le Microblaze Echange de paquets de données MicroBlaze send MicroBlaze accept AA send AA accept AB send AB accept BB send BB accept BA send AA send AB send BB send MB Wrapper BB NI R AA AB Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Les contextes du projet 4MORE L’étude du contexte mono-composant L’étude du contexte multi-composants (démonstrateur final) Emulation d’un NoC sur plateforme FPGA Résultat de synthèse : 7000 Slices (Xilinx Virtex4 SX35 : 50% d’occupation) Outils utilisés : EDK , ISE , Modelsim 6.0d et Chipscope Pro Fonction Coût en slices Nombre Total (slices) Routeur ~1000 4 4000 MicroBlaze 1 1000 NI+ UT générique ~500 3 1500 TX Fréquence maximale : 60MHz (1920Mb/s) Validation des transactions sur le réseau (Chipscope) Wrapper Microblaze NoC avec les ports FSL TX/RX MicroBlaze RX Validation de l’architecture générique proposée par une implantation Amélioration du code VHDL pour gagner en surface et en fréquence de fonctionnement Mettre en œuvre la description XML du flot de conception Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Conclusion Perspectives Contexte, problématiques Objectifs et Contributions Le flot de conception Applications et résultats Conclusion et perspectives Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Conclusion Perspectives CONCLUSION Contributions principales : Proposition d’un flot de conception Mise en œuvre d’une heuristique de placement routage Modèle et architecture générique de représentation des blocs de traitement d’une chaîne algorithmique Développement d’un outil de CAO intégrant le flot de conception proposé (SystemC et VHDL) Validation des contributions dans le cadre du projet 4MORE Validation d’un NoC sur une plate-forme de prototypage (FPGA) Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Conclusion Perspectives PERSPECTIVES A court terme : Optimiser la taille des FIFO des interfaces réseau (réduction des coûts mémoire) Optimiser le code VHDL du routeur pour : réduire le coût en surface augmenter la fréquence de fonctionnement Mise en œuvre de la description XML dans le flot de conception proposé Modélisation en consommation du réseau Amélioration du mode automatique A long terme : Réalisation d’une interface graphique Modéliser d’autres applications orientées contrôle (traitement vidéo ou image) Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Merci de votre attention QUESTIONS ?
Contexte, problématiques Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Merci de votre attention QUESTIONS ? Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Outil de développement et de test pour l’émulation : Caractéristiques de la plateforme: Carte au format PCI (32/64bits) Disques SCSI Ultra320 Contrôleur SCSI Adaptec 39320R Virtex II 4000 RAM Objectif: Emuler un SoC intégrant un NoC Transfert des résultats de traitement sur support SCSI Post traitement des données sous Matlab Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

01110 SoC Interface PCI … BUS PCI RAM P3 P4 P1 P2 DATA Disque 1 Disque 2 Disque 3 Disque 4 Contrôleur SCSI Gestion logicielle Disques durs fonctionnant en mode RAID0 La gestion logicielle : Gestion du double tampon mémoire Respect des conditions temps réel Gestion du RAID 0 en multitâche 01110 L’interface PCI: Adaptation de protocole vers le bus PCI Gestion de la table des pages Impact des trois techniques de RAID 0 mises en œuvre (matériel, logiciel et programmé en C) Impact du nombre de disque durs Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Cas d’études pour 4 disques géré par l’interface logicielle géré par l’OS géré par le contrôleur SCSI Cas d’études pour 6 disques Inconvénients : Mémoire table des pages augmente en fonction de la taille des tampons mémoire Pas d’autres communications sur le bus Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Contexte, problématiques
Objectifs et Contributions Le flot de conception Résultats Conclusions et perspectives Présentation du NoC FAUST Le flot de conception du modèle SystemC original Les limitations de ce flot Le flot de conception proposé Les modes automatique et semi-automatique L’analyse des performances du NoC Le mode automatique: Mise en œuvre d’une heuristique dédiée à l’architecture NoC Travaux basés sur ceux de Jingcao Hu et Radu Marculescu « Exploiting the Routing Flexibility for Energy/Performance Aware Mapping of Regular NoC Architectures » 2003 APG: Graphe d’application ARG: Graphe d’Architecture Taille(APG) ≤ Taille(ARG) C : Ensemble des UT de l’application T : Ensemble des tuiles de l’architecture avec une connexion UT B : Bande passante théorique du lien entre routeurs appartenant à T Algorithme de placement des UT: C3 6 NI 7 CPU 9 R 1 2 3 4 11 12 13 14 16 17 18 19 C1 C2 Mercredi 21 Février 2007 Soutenance de thèse de Julien Delorme

Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance.

Présentations similaires

Présentation au sujet: "Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance."— Transcription de la présentation:

Présentations similaires

Notre projet

Feed-back

Entrer

S'autoriser via un réseau social:

Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance.

Présentations similaires

Présentation au sujet: "Méthodologie de modélisation et d'exploration d'architecture de réseaux sur puce appliquée aux télécommunications Julien Delorme IETR groupe CPR Soutenance."— Transcription de la présentation:

Présentations similaires

Notre projet

Feed-back