A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

Présentation au sujet: "A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé"— Transcription de la présentation:

1 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 1 Une réponse possible.

2 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 2 1- Abstraction spécifique que le matériel fournit au logiciel de bas niveau.

3 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 3 2- Partie active de lordinateur, qui suit à la lettre les instructions des programmes additionne les nombres, teste les nombres, etc..

4 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 4 3- Un autre nom pour le processeur.

5 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 5 4- Approche de la conception matérielle et logiciel ; le système est constitué de couches hiérarchiques, où chaque couche inférieure dissimule des détails au niveau immédiatement supérieur.

6 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 6 5- Nombre en base 2

7 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 7 6- Chiffre binaire.

8 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 8 7- Ensemble de mises en oeuvre dune même architecture de jeu dinstructions ; ces mises en oeuvre sont disponibles simultanément et varient en prix et en performances.

9 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 9 8- Composante du processeur qui effectue les opérations arithmétiques.

10 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 10 9- Composante du processeur qui indique quoi faire au chemin des données, à la mémoire, et aux dispositifs dE/S, en fonction des instructions du programme.

11 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 11 10- Le matériel qui obéit à labstraction quest larchitecture de jeu dinstructions.

12 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 12 11- Machines à hautes performances, qui coûtent plus dun million de dollars.

13 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 13 12- Commande simple donnée à un ordinateur.

14 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 14 13- Circuit intégré couramment utilisé pour construire la mémoire principale.

15 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 15 14- Intégre des douzaines à des centaines de transistors sur une même puce.

16 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 16 15- Intègre des centaines de milliers à des millions de transistors sur une même puce.

17 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 17 16- Emplacement des programmes lorsquils sexécutent, contient également des données.

18 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 18 17- Défaut microscopique dune tranche.

19 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 19 18- Surnom donné à un circuit intégré.

20 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 20 19- Interrupteur marche/arrêt contrôlé électriquement.

21 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 21 20- Pourcentage de puces correctes par rapport au nombre total de puces dune tranches.

22 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 22 21- Programme qui gère les ressources dun ordinateur au bénéfice des programmes qui sexécutent sur la machine.

23 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 23 22- Programme qui traduit une version symbolique dune instruction en une version binaire.

24 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 24 23- Programme qui traduit une notation en langage de plus haut niveau en langage assembleur.

25 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 25 24- Composant rectangulaire issu du découpage en dés dune tranche.

26 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 26 25- Petite mémoire rapide qui se comporte comme un tampon pour la mémoire principale.

27 a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu dinstructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 27 26- Substance ne conduisant pas bien lélectricité.