Flow de conception (4h)-demo

Présentation au sujet: "Flow de conception (4h)-demo"— Transcription de la présentation:

1 Flow de conception (4h)-demo
Programme Généralités (3h) Flow de conception (4h)-demo Simulation analogique et syntaxe Spice (8h) Simulation logique et le langage Verilog (2h) Simulation mixte (1h) VHDL-AMS (3h) Outils de Verification et de test (3) ESME Outils de Conception

2 Différentes familles de circuit-intégrés
Standard Asic Programmable Ram, Rom, µP, DAC, ADC,PWM, PLL,74…etc Prédiffusé, précaratérisé, full-custom FPGA, PLD, CPLD ESME Outils de Conception

3 Différentes familles de circuit-intégrés
Asic Prédiffusés Petite à moyenne quantité Rapide mais non optimisé Précaractérisés Moyenne à grande quantité Full-Custom Grande à très grande quantié Maximum d’optimisation, coût élevé ESME Outils de Conception

4 Différentes familles de circuit-intégrés
Standard Majorité des ventes de semiconducteur Exemple de Athlon d’AMD: 22 millions de transistors, 650MHz interne, 200MHz externe, technologie 0.25µ , Prix 615$ (fin 2000) Intel P millions, 2.2GHz, 400MHz, 0.13µ , Prix 565$ (jan 2002) ESME Outils de Conception

5

6

7 Différentes familles de circuit-intégrés
ASIC Conception onéreuse mais souvent obligatoire Technologie 0.13µ sur wafer 8” Plusieurs millions de transistors Prix de piéce peut atteindre + 1,000$ ! ESME Outils de Conception

8 Différentes familles de circuit-intégrés
Programmable Remplace le prédiffusé Technologie 0.18µ 2 millions de portes, Exemple: Xilinx Virtex-E, XCV1000E, 660 E/S, blocs logiques, 311MHz. XCV3200E performance double! Prix : 16$ à 582$ pour 100,000 à 2 millions portes Très à la mode ! ESME Outils de Conception

9 Outils de conception pour les CIs
Obligatoire pour la conception Prix souvent non négligeable Vérification obligatoire avant lancement Front-end commun, back-end différent Sign-off par le fondeur dans le cas des Asics ESME Outils de Conception

10 Outils de conception pour les CIs
FPGA ASIC Graphique, HDL Testbenches, Stimulis Vérification Taux de couverture obligatoire Synthèse P&R contraintes Cycle plus long P&R Fabrication Test physisque programmation ESME Outils de Conception

11 Implantation des circuits intégrés sub-micronique
La performance et les critères de timing deviennent très sensibles ( technologie 0.25µ et 0.13µ ) La simulation fonctionnelle n’est plus suffisante Les itérations entre le layout et la synthèse s’accroîssent Le process de developpement nécessite des nouveaux outils ESME Outils de Conception

12 Implantation des circuits intégrés sub-micronique
Conception hérarchique et synthèse Floorplan Netlist de portes Contraintes de timings Placeur/ Routeur contrôlé Bibliothèques timings Bibliothèques physique Sign-off - Fab ESME Outils de Conception

13 Implantation des circuits intégrés sub-micronique
Source RTL Outil de synthèse Netlist VHDL ou Verilog Optimisation des timings Timing garanti pour chaque chemin Optimisation des surfaces Placement des cellules correctement dimensionné Optimisation des interconnexions Routage respectant les timings en contrôlant des espacements et des largeurs de métal GDSII ESME Outils de Conception

14 Implantation des circuits intégrés sub-micronique
Source RTL Routage global Synthèse et optimisation par bloc verification par preuve formelle Routage de cellule Layout P&R Floorplan HDL Synthèse Vérification de timing et DRC Vérification de EMC Floorplan blocs Sign-off GDSII Fab ESME Outils de Conception

15 La Covérification Conception système Temps de conception limité
Adapté aux systèmes possédants un Asic ou FPGA avec un coeur de CPU ou DSP Adapté aux sytèmes possédants un Asic ou FPGA en plus des CPU et DSP Environnement lourd et difficile à mettre en oeuvre ESME Outils de Conception

16 La Covérification Spécification IP Logiciels IP Matériels
Algorithme DSP Protocoles Standard Coeurs RISC Coeurs DSP Focntions PCI,USB... Conception Système (Co-design) Partition Validée Logiciel Matériel Logiciel dédié Modules Soft IP Coeurs Blocs Hard IP Matériel dédié Co-vérification hard-soft Chaîne de conception C,C++ Chaîne de conception HDL ESME Outils de Conception

17 Environnement de la covérification
Co-design Logiciel embarqué C ou assembleur API Cartographie mémoire Modèle CPU Modèles fonctionnels de Bus Matériel embarqué C ou HDL Lien Débogueur logiciel Débogueur matériel Modèles fonctionnels du logiciel applicatif ESME Outils de Conception