Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard –

Présentation au sujet: "Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard –"— Transcription de la présentation:

1 Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard – LIRMM R. Leveugle - TIMA

2 Remerciements … à lorganisateur local (Olivier Ginez, IM2NP) aux intervenants aux participants : IM2NP Infineon STM ATMEL TIMA LIRMM

3 Introduction Objectif : animation de la communauté des chercheurs et ingénieurs travaillant dans le domaine des SOC-SIP pour créer une dynamique de recherche dans ce domaine Sept groupes thématiques : Logiciels embarqués et architectures matérielles Architectures reconfigurables Méthodes et outils de conception AMS & RF Test et tolérance de SOC/SIP Consommation et énergie dans les SoC/SiP Systèmes hétérogènes Technologies émergentes GDR SOC-SIP du CNRS ( http://www.lirmm.fr/soc_sip/ )

4 Actions journées thématiques : Test au niveau système (Paris, 19/12/06) Conception tolérante aux défauts et dispersions (Paris, 6/02/07) Test de mémoires (Marseille, 05/07/07) Test et fiabilité des circuits AMS et RF (Paris, 21/03/08) Test et Fiabilité pour des Applications Sensibles (Paris, 30/03/09) Objectifs : Aborder létat de lart du domaine par le biais de présentations ciblées ou plus générales Définir les besoins en terme dinnovation et mettre en évidence les verrous scientifiques En déduire des perspectives de recherche pour la communauté Groupe Thématique « Test et Tolérance »

5 10h15 : Introduction ( P. Girard - LIRMM, R. Leveugle - TIMA) 10h20 : Neutron Detection Through an SRAM-Based Test Bench (Luigi DILILLO - LIRMM, Montpellier) 11h10 : SRAM Yield and Manufacturing aware Design flow and Sign-off Process (Olivier RIZZO - Sté Infineon Technologies, Sophia Antipolis) 12h00 : Déjeuner 14h00 : Analyse et Modélisation de la Défectivité des Mémoires Non-Volatiles (Jeremy PLANTIER - Sté ST Microélectronics, Rousset) 14h50 : Test et Fiabilité des Mémoires Flash Embarquées (P.-D. MAUROUX et A. VIRAZEL - LIRMM, Montpellier - En partenariat avec Sté Atmel, Rousset) 15h40 : Architectures Innovantes et Technologies Emergentes pour lAmélioration de la Fiabilité des Futurs Circuits Mémoires (Romain LAFFONT et Damien DELERUYELLE - IM2NP, Marseille) 16h30 : Conclusion Agenda