La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

IMPLEMENTATION D’UN RESEAU DE NEURONE SUR FPGA

Présentations similaires


Présentation au sujet: "IMPLEMENTATION D’UN RESEAU DE NEURONE SUR FPGA"— Transcription de la présentation:

1 IMPLEMENTATION D’UN RESEAU DE NEURONE SUR FPGA
INTERNATIONAL CONFERENCE ON EMBEDDED SYSTEMSIN TELECOMMUNICATIONS AND INSTRUMENTATION NOVEMBER 5 – 7, 2012, ANNABA, ALGERIA IMPLEMENTATION D’UN RESEAU DE NEURONE SUR FPGA POUR LA SURVEILLANCE D’ESPECE PHYTOLANCTONIQUE DINOPHYSIS ACUMINATA. DAIF.Y, KADDECHE.M., TOUMI.S. Laboratoire d’étude et de recherche en instrumentation et communication d’Annaba (LERICA), université Badji Mokhtar - Annaba -Algérie Introduction On présente ici une implémentation d’un réseau de neurone artificiel de type perceptron multicouche (RNA_PM) pour la prédiction de blooms (eaux colorées) d’une espèce d’algues toxiques appelée Dinophysis acumunata qui sévit dans le littoral de Havre (France). Le réseau de neurone sert à prédire le taux de concentration cellulaire d’algues à moyen terme. Le traitement est réalisé à partir d’analyse de paramètres physique et chimique du milieu. L’implémentation de réseau de neurone sur FPGA nous permettent l’installation d’un système automatique de surveillance lagunaire. CONCEPTION ET IMPLEMENTATION MATERIELLE DE MODELE NEURONAL SUR FPGA MODÈ LE D’EUTROPHISATION PHYTOPLANCTONIQUE Les phytoplanctons sont des algues microscopiques de quelques microns de dimension. La présence de quelque espèce est l’origine des blooms. Le bloom ou l’eutrophisation est l’augmentation et l’accélération de la production biologique des algues à un taux où ils colonisent leur environnement. Le processus d’apparition et de développement de ces micro-organismes reste mal défini mais il semble que certaines conditions de l’environnement affectent ces micro-organismes. Le réseau de neurone de type MLP a prouvé sa puissance pour l’approximation et la prédiction de ce processus aléatoire et non-linéaire à partir des données physique et chimique de milieu. Pourquoi les FPGA La programmation des FPGA permet un temps de design et de réalisation court avec un coût réduit. Dans la plupart des logiciels exécutés sur ordinateur le temps de calcul reste moyen et lié aux performances des ordinateurs. L’installer dans des milieux comme les lagunes. La conception de réseau MLP avec le langage VHDL Utilisation de l’outil XILINX ISE. Le modèle est implémenté sur un circuit FPGA de type Virtex5 circuit XC5VL110T (31 millions de portes logiques) placé dans une carte ML501. Les nombres sont codés en virgule fixe sur 16 bits avec 1 bit de signe : 7 bits partie entière et 8 bits partie décimale. Les valeurs sont saturées hors le domaine du dynamique. La somme de produit est réalisé avec une architecture systolique a base de MAC (multiplicateur-accumulateur), zone gris dans la figure 4. MODÈLE DE TYPE BOITE NOIRE AVEC RÉSEAU DE NEURONE ARTIFICIEL. Collection des données d’environnement Tableau1:paramètres environnementaux mesures. La base de données est composée de 37 échantillons prélevés de l’eau de mer du littoral français (Havre France) durant une période moyenne de 3 mois : Juillet, Aout et Septembre de l’année 1985. Ces données présentent l’évolution de la concentration cellulaire du DINOPHYSIS ACUMINATA, une algue toxique, en fonction de paramètres physico-chimiques. Tous les paramètres sont représentés dans le tableau1. Variable Paramètre Unité de mesure T Température °C O2 Oxygène mg/l COD Carbone Organique Dissous ppcm COT Carbone Organique Total PO4 Phosphate µatg/l NH4 Ammonium NO2 Nitrite NO3 Nitrate SI Silice CHLOR Chlorophylle mg/m3 Pigm Pigments Figure 4. Le flux de calcul et les différents composants du circuit. REALISATION DE FONCTION D’ACTIVATION SIGMOÏDE Utilisation de l’approximation linéaire par morceaux où la fonction sigmoïde est divisée en 8 segments, avec X Є[-15, 15] et Y Є [0, 1]. La fonction sigmoïde et son approximation sont symétriques par rapport à [Y= 0.5, X = 0], Optimisation des attributs d’entrée Tableau2:Les regroupements réalisés. L’utilisation de trop d’entrées peut affecter la rapidité du modèle, le grandeur de circuit d’implémentation et causer des problèmes de redondance entre les différentes variables. La sélection des attributs d’entrée a été faite avec l'analyse en composantes principales (ACP). Les trois meilleurs groupes G1, G2, G3 qui donnent les bons résultats lors d’apprentissage de réseau de neurone sont présentés dans le tableau2. G1 G2 G3 T O2 NO3 NO2 NH4 COT COD PIgm CHLOR PO4 SI Figure 5.La fonction d’activation en MATLAB et VHDL. Résultats Les meilleurs résultats sont obtenus avec l’architecture en deux couches cachées 10-6 neurones, la figure 6 représente le nombre de cellules réelles et le nombre de cellules estimées avec ce modèle. la somme des erreurs carrées des trois phases est de pour l'apprentissage, pour le test et pour la prédiction. Un modèle de réseau de neurone avec architecture perceptron multicouches MLP est réalisé afin de prédire l’évolution de concentration cellulaire de Dinophysis acumunata. On a testé des architectures différentes pour obtenir un réseau qui a un bon compromis entre taille et taux d’erreur. Plusieurs architecture avec variantes de nœuds dans la couche cachée (10, 9 , 8, 7, 6) et avec une architecture a deux couches cachée avec 10 neurones au première et 6 au deuxième. La période Minimum est de ns (Fréquence Maximum: MHz) et le temps maximum pour la génération de sortie après le première cycle d’horloge est 3.259ns. La simulation a été faite avec XILINX ISESIM12.2. Figure 1. Un réseau de neurone perceptron multicouche à une couche cachée. Figure 6.Résultat obtenue avec MATLAB pour l’architecture 10 et 6 nœuds dans les couches cachées. Tableau3:Le rapport d’implémentation de XILINX ISE12.2 avec le Virtex-5 XC5VL110T Slice Logic Utilization Used Available Utilization Number of Slice Registers 4,968 69,120 7% Number of Slice LUTs 28,102 40% Number of occupied Slices 8,893 17,280 51% Number of bondedIOBs 130 640 20% Number of DSP48Es 64 100% Figure 2.Erreur d’apprentissage pour les différents regroupements G1, G2, G3. Figure 3.Erreur de test pour les différents regroupements G1, G2, G3.


Télécharger ppt "IMPLEMENTATION D’UN RESEAU DE NEURONE SUR FPGA"

Présentations similaires


Annonces Google