Projet OpenSmartCard « Carte à puce libre »

Présentation au sujet: "Projet OpenSmartCard « Carte à puce libre »"— Transcription de la présentation:

1 Projet OpenSmartCard « Carte à puce libre »
Séance de restitution des résultats des projets de la campagne 2004. Jeudi 31 mars 2005, Brest. Sylvain GUILLEY, Page 1

2 Rappels sur le projet Membres : Soutien industriel :
Sylvain GUILLEY Renaud PACALET Yves MATHIEU Philippe HOOGVORST Jean LEROUX-LES-JARDINS Philippe MATHERAT Jean PROVOST Ronan KERYELL Guillaume DUC Soutien industriel : CDD / Stagiaires : Nicolas LASCAR Khurram SAJJAD CHAUDRY Hervé FINE Nicolas PACHER Demandé Dépensé Fonctionnement 4000 16215 Investissement 3900 2788 Ressources humaines 10 Ho/mois 34289 Page 2

3 Contexte La sécurité des systèmes d’informations est sujette aux attaques « bas niveau » : Usage de débogueurs, etc. Contournement de techniques de protection Il faut donc des solutions matérielles. Les systèmes sont de plus en plus ouverts et mobiles : L’utilisateur final est au contact des objets qui assurent la sécurité Les objets sont autonomes et communicants La sécurité doit être embarquée en début de chaîne. La preuve des architectures sécurisées s’appuie sur une publication des mesures mises en œuvre. Page 3

4 OpenSmartCard : convergence de deux approches
Durcissement des (crypto)processeurs : approches architecturales approches algorithmiques (pour les cryptoprocesseurs dédiés) approches micro-électroniques Elargissement d’une zone de confiance : hypothèse : le processeur est une enceinte sécurisée l’environnement est potentiellement malveillant continuer à travailler sans crainte de tromperie ! Plateforme sécurisée = socle de la mise en œuvre de solutions de sécurité de « haut-niveau » : grilles de calcul exécution prouvée application aux DRM Page 4

5 Etat de l’art Equipes concernées : Prototypes : Nos compétences :
TIMA (Grenoble) LIRMM (Montpellier) PACA : Académiques / Industriels UCL (Belgique), J.-J. Quisquater Ruhr-Universität, Bochum (Allemagne), C. Paar Cambridge (Angleterre), R. Anderson UCLA (Etats-Unis), I. Verbauwhede Italiens, Israëliens, Chinois, etc. Prototypes : ADIDES (TIMA, M. Renaudin) Thumbpod (UCLA / UKL) Nos compétences : Spécifications abstraites OS embarqués Architectures SoC Conception de circuits Vérification Outils de CAO, backend Micro-électronique Caractérisation Technologie Notre prototype : SecMat Page 5

6 Solution (1/2) : une brique
Porte logique universelle = NAND Preuve de sécurité par construction : éliminer les fuites d’informations exploitables. Cahier des charges : indistinguabilité des entrées, des sorties = codage dual-rail égalisation des temps de calcul = synchronisation avec C-Elements égalisation de la durée d’évaluation = symétrie des chemins indépendance des calculs = logique RTZ, élimination de la rémanence capacitive Page 6

7 NAND sécurisée : Dessin des masques
Page 7

8 NAND sécurisée : Schéma
4 Secure C-Element 6 Secure OR Page 8

9 NAND sécurisée : schéma
4 Secure C-Element 6 Secure OR It might not be very visible on the figure, but the bulk of the transistors are all connected to either « gnd » or « vdd ». Page 9

10 Solution (2/2) : du ciment
Placement et routage différentiels Stratégies propres au backend : maîtrise des effets de bords, des « dummies », etc. Une solution automatisable… …indépendante du flot de conception… …simple à mettre en œuvre : Méthode de « duplication du plan de masse » Page 10

11 Avant duplication Page 11

12 Après duplication Page 12

13 Attention à la dualité des portes logiques utilisées !
Placement / routage réalisé en CORE9GPL. Les cellules ne sont pas duales ! Courts-circuits sur les lignes duales Page 13

14 DES Sécurisé après placement/routage
Placement / routage réalisé en PS15. Les cellules sont auto-duales. Les rangées vont par paires ! Page 14

15 En résumé : l’ASIC « SecMat »
Un bloc DES réalisé en logique sécurisée Intégration dans un ASIC (Application Specific Integrated Circuit = un circuit) transistors Technologie 130 nm STMicroelectronics Dimensions = 4 mm2 Densité d’intégration : portes/mm2 ( en full-custom) Architecture SoC à base de processeur 6502 Circuit pouvant en particulier se comporter comme une carte à puce Principale réalisation de Paris / Sophia Antipolis Page 15

16 Autres réalisations Des analyses de consommation Page 16

17 Retombées du projet Lancement d’une ACI « Sécurité Informatique »
MARS : Matériel Robuste pour Systèmes Sûrs Avec le TIMA, orientation vers les « injections de fautes » Projets SecMat, SecBus, SecKer avec Sophia Antipolis 10 publications scientifiques Thèse de Guillaume LECONTE : « Méthodes de conception pour la sécurité » Thèse de Laurent SAUVAGE : « Mise en œuvre d’attaques sur les crypto-processeurs » Page 17

18 Annexes Page 18

19 SECMAT under SOC/Encounter
Standard cells sea Macro blocks (2x2 mm2 w/o scribing and alignment structures) 1.76 mm x 1.76 mm Page 19

20 SECMAT under SOC/Encounter
With the six routing layers Page 20

21 SECMAT: the 6502 Page 21

22 SECMAT: the interrupt controller
Page 22

23 SECMAT: the bus controller
Page 23

24 SECMAT: the UART Page 24

25 SECMAT: the AES coprocessor
Page 25

26 SECMAT chip under Cadence
would be… SDES_WDDL Standard cells « sea » SDES DES AES 64B RAMs DES, SDES and SDES_WDDL 256B RAMs 6502 2kB ROM 28 pads kB RAM Page 26