La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU 4 9 8 2 2 6 8 B Bus C Bus Memory control.

Présentations similaires


Présentation au sujet: "Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU 4 9 8 2 2 6 8 B Bus C Bus Memory control."— Transcription de la présentation:

1 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MAR, MDR, PC, MBR, SP, LV, CPP, TOS, OPC,H sont des registres 32 bits

2 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MAR, MDR, PC, MBR permettent laccès à la mémoire de lordinateur

3 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MAR (Memory Address Register) Contient une adresse de word

4 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MDR (Memory Data Register) Contient une donnée. Les données avant darrivées dans ce registre nécessites 1 cycle entier.

5 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter PC (Program counter) Conteur de programme

6 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MBR(Memory Buffer Register) Contient un word (4 bytes) Lecture dun byte à la fois Les données avant darrivées dans ce registre nécessites 1 cycle entier.

7 Dun langage haut niveaux a un flux de bytes A=3+1 B=4+5 C=A+B Langage de programmation BIPUSH 3 #A=3+1 BIPUSH 1 IADD ISTORE A BIPUSH 4 #B=4+5 BIPUSH 5 IADD ISTORE B ILOAD A #C=A+B ILOAD B IADD ISTORE C Jeux dinstructions de la machine Traduction en hexa 0x10 0x03 #A=3+1 0x10 0x01 0x60 0x36 0x01 0x10 0x04 #B=4+5 0x10 0x05 0x60 0x36 0x02 0x15 0x01 #C=A+B 0x15 0x02 0x60 0x36 0x03

8 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter H unique registre permettant à lALU de faire des opérations Binaires (Ex +,- )

9 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Registre qui simule la pile de donnée.

10 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter SP contient un pointeur du dernier élément empilé … LV SP TOS

11 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter LV contient un pointeur du premier élément empilé … LV SP TOS

12 Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter TOS (Top Of Stack) contient la valeur du dernier élément empilé … LV SP TOS

13 ALU 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter F0F1ENAENBINVAINCFunction A B /A /B A+B A+B A B B-A B A A and B A or B

14 ALU 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Permet de décaler de deux bits vers la gauche. Ce qui permet de convertir simplement des adresses de words en adresses de bytes.

15 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le contrôleur est une sorte de policier qui va réguler la circulation dans toute cette architecture

16 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le contrôler est une sorte de policier qui va réguler la circulation dans toute cette architecture

17 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le controler décide quelles opérations doivent être effectuées

18 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le controler décide quelles opérations doivent être effectuées

19 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le controler régule cette circulation à laide de « robinets » qui permette à linformation de passer ou de ne pas passer

20 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le controler régule cette circulation à laide de « robinets » qui permette à linformation de passer ou de ne pas passer

21 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Le controler régule cette circulation à laide de « robinets » qui permette à linformation de passer ou de ne pas passer

22 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Next_Adress : 8 bits indique la prochaine micro-instruction

23 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Indique la future micro-instruction à exécuter

24 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Détermine de la prochaine micro-instructions

25 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter ALU / SHIFTER : 8 bits indique lopération à effectuer

26 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter BUS C :9 bits indique dans quel(s) registre(s) le Bus C doit écrire

27 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MEMOIRE :3 bits indique lopération de la mémoire Read,Write,Fetch

28 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter Opérations mémoire RD : Read (MDR) WR: Write Fetch :Read (MBR)

29 Contrôler 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter BUS B :4 bits Indique quel registre doit être lu

30 Controler suite Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH

31 Notation des micro-instructions Une simplification –SP=SP+1 ;rd; goto label; Les simplifications consistes –Utilisation du symbole égal –Utilisation de label au lieu dadresse. Une micro instructions : Next_Adress 8 bits JAM 3 bits ALU 8 bits Bus C 9 bits Mémoire 3 bits Bus B 4 bits JMPCJMPC JAMNJAMN JAMZJAMZ SLL8SLL8 SRA1SRA1 F0F0 F1F1 ENAENA ENBENB INVAINVA INCINC HOPSOPS TOSTOS CPPCPP LVLV SPSP PCPC MDRMDR MARMAR WRITEWRITE READREAD FETCHFETCH 0x7A x06


Télécharger ppt "Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU 4 9 8 2 2 6 8 B Bus C Bus Memory control."

Présentations similaires


Annonces Google