Tilecal upgrade: activités LPC Réunion ATLAS-IN2P3 (Jussieu, 6 juillet 2011) François Vazeille □ Justifications de l’Upgrade du Tilecal □ Le schéma actuel et le schéma idéal □ Les 5 R&D en cours au LPC □ Conclusion □ Justifications de l’Upgrade du Tilecal □ Le schéma actuel et le schéma idéal □ Les 5 R&D en cours au LPC □ Conclusion Les aspects financiers et FTE ne sont pas traités dans cet exposé. 1

Justifications de l’Upgrade du Tilecal … probablement les mêmes que pour les autres détecteurs. - Electronique actuelle conçue et produite bien avant l’année 2000:  Sa conception aura donc plus de 20 ans lorsque le HL-LHC fonctionnera. - Vieillissement naturel de ces composants plus celui du à l’effet accumulé des radiations. - La connaissance en vraie grandeur dans ATLAS de son fonctionnement  des pistes possibles d’amélioration. - De nouvelles technologies (fibres optiques à très haut débit GBT, microélectronique favorisant encore plus l’intégration…)  de nouvelles solutions. avec une approche concertée avec d’autres parties d’ATLAS: calorimétrie et Trigger/DAQ, et des choix tenant compte d’autres contraintes: installation et accès (espace et durée) … et coûts. 2

Le schéma actuel et le schéma idéal (HT non représentée) Le schéma actuel et le schéma idéal (HT non représentée) PMT Pon t 3en1ADCPipeline Inter- face ADC Int. Adder Electronique Front End FE Electronique Back End BE Calibration Physique Trigger - Beaucoup de cartes électroniques (plusieurs étages), de câbles, de connecteurs…  Beaucoup de problèmes  rénovation avant démarrage LHC. - Tiroirs longs et lourds ( 1,4 m,  42 kg) organisés en Super-Tiroirs  Problèmes de manutention et de certification. Bloc PMT Tiroir Actuel 3

PMT Pon t 3en1ADCPipeline Inter- face ADC Int. Adder Calibration Physique Trigger PMT Pon t 3en1 Inter- face Calibration Physique Trigger PMT Pon t 3en1 Inter- face Adder Calibration Physique Trigger Idéal Une variante Actuel avec Tiroirs indépendants dans les 2 cas et non plus couplés en super-Tiroirs. 4

Les 5 R&D en cours au LPC - Sur des parties déjà conçues et produites par le LPC pour ATLAS + une nouveauté impliquant la micro-électronique VFE (Very Front End). - Officialisées par des CSP (  2008) au LPC et la collaboration Tilecal. R&DPhysiqueTechnologieConceptionConcurrence LaserXX MécaniqueX Ponts Diviseurs XX Hautes Tensions X VFEXXXX 5

Le système Laser □ La problématique Trois activités corrélées (Robert Chadelas, Michel Crouau, Cédric Crozatier, Daniel Lambert + techniciens + Djamel Boumediene, Renato Febbraro, Philippe Gris, Dominique Pallin, Fabrice Podlyski, Claudio Santoni, François Vazeille) - Améliorations du système Laser ATLAS.  Maillon faible: distribution de la lumière vers le Tilecal (″Boîte de Coimbra)″.  Un peu de ″cross talk″ entre les photodiodes: origine? - Mise en route du Laser ″spare″.  Préparation de l’environnement (méca., élec.)  échange rapide USA15.  Tests et certification au LPC  Comportement un peu différent du Laser 1.  Transport au CERN (Hall 175)  Compléter l’installation Tilecal + études Coimbra. - R&D puis élaboration du nouveau système Laser: le Laser 2.  Conception du nouveau système (usage du Laser Spare).  Mise en route dans ATLAS à la reprise de

Partage Laser PD1 PD3 PD2 PM1 PD4 PM2 Laser Box 400 fibres vers Tilecal Partage Laser PD1 PD3 PD2 PM1 PD4 PM2 400 fibres vers Tilecal Design initial Design actuel Partage Laser PD1 PD3 PD2 PM1 PD4 PM2 400 fibres vers Tilecal Design Laser 2 3 PD1 3 PD2 3 PD3 3 PD4 Coimbra LPC 7

□ Améliorations du système actuel  Le Laser fonctionne comme prévu - En mode calibration hors collisions. - Pendant les périodes de collisions de façon automatique.  suivi du Tilecal et linéarité à < 1%.  référence absolue très précise avec source  (< 0.1%) Illumination de tous les canaux par le système laser  Aspects LPC sur les voies photodiodes - Elimination du cross talk électronique. - Amélioration de la stabilité des piédestaux  nouveaux circuits imprimés, installation cette semaine au CERN. Nouveau: 4 couches Ancien Comparaison données/simulation (Qualification Daniela Paredes) 8

□ Mise en route du Laser spare: travaux au LPC. Electronique et DAQ Photodiode box PMTs Plusieurs patch panels (Fibres, câbles) Tête Laser Shutter Laser additionnel pour alignement de l’optique (avec un miroir mobile) - Début des études: octobre Problèmes de double pulse  retour C ie  OK si intensité < intensité max Laser. - Qualification LPC janvier/septembre

□ R&D Laser 2  Certification (slide précédent). - Reproduire le fonctionnement ATLAS actuel  mieux comprendre la distribution de la lumière vers le Tilecal.  Transport dans le hall 175 au CERN  études communes avec Coimbra. Coimbra - Affiner certains tests dans la boîte Laser.  Conception du système final (Photodiodes, PMTs, roue à filtres, source alpha…) avec retour du Laser à Clermont-Ferrand,  installation dans USA15 en Exemple: stabilité d’un piédestal (avec changement de réglage) Noir: Diode 3 seule. Bleu: Source  sur Diode voisine. Rouge: Laser sur Diode voisine. 10

La mécanique: les mini-Tiroirs  Inconvénients majeurs des Tiroirs actuels - Leurs dimensions  Pré-alignement difficile/poutres des Modules Tilecal  outillages spécifiques et d’usage complexe;  encombrement et poids  problèmes de manutention. - Le contexte des accès dans ATLAS. - Leurs certifications en Super-Tiroirs à conserver tout au long de leur histoire  difficultés principales dans la connectique et les liaisons. □ La problématique (François Daudon, Gilles Magaud, Pierre Verdier + techniciens et François Vazeille) 11

 Concept des mini-Tiroirs indépendants du point de vue électronique - Deux fois moins longs  accès, manutention et outillages simplifiés. - Indépendants  Certification individuelle identique tout au long de leur histoire, et en particulier dans la caverne.  Si le concept est validé  pré-instrumentation électronique des mini-Tiroirs en vue de l’installation (durée très courte) dans la caverne (récupération d’éléments des Tiroirs actuels: Blocs PMT…). □ Première étape de R&D: validation ou non du concept de mini-Tiroirs  Inquiétudes: risque de blocage des trains de 4 mini-Tiroirs (zigzag).  R&D: - Fabrication de mini-Tiroirs avec amélioration du glissement (matériaux) et des liaisons mécaniques. - Comparaisons avec anciens Tiroirs dans un Module Tilecal et différentes positions en azimuth. 12

Anciennes liaisons mécaniques Nouvelles liaisons Mécaniques (plusieurs choix) Dans tous les cas: Nouveaux matériaux de glissement: Polyéthylène sur Noryl (bagues Modules) ~ un facteur 2 attendu. Charges avec cylindres en fer 13

Module horizontal Module vertical Module à 45° Exemple de nouvelles liaisons mécaniques Tests dans le hall 175 du CERN (30-31 mars 2011) Comparaisons systématiques Standard/Mini - En poussée, en traction. - Différentes positions. théoriques et expérimentales (Séries de 20 mesures). 14

- Analyse détaillée en cours  Note Tilecal. - Le polyéthylène réduit de moitié les efforts. - Les efforts maximum correspondent à la position à 45°. - Il y a un accord raisonnable calcul/expérience, compte-tenu des effets d’inertie au début de l’effort. - Il n’y a pas de blocage en zigzag.  Validation du concept de mini-Tiroir □ Prochaine étape de R&D Plusieurs études envisagées: - Résistance aux radiations du polyéthylène. - Mise en place plus aisée des liaisons mécaniques. - Les services: refroidissement, les alimentations BT, le DCS et les signaux (câbles, fibres). - Les outils de manutention.  Résultats 15

Les Ponts Diviseurs □ La problématique Conserver et même améliorer la linéarité des PMTs sur la dynamique 16 bits  Objectif ATLAS de non linéarité:  2% global,  1% au niveau des PMT pour un courant Pont Diviseur débitant 2 µA.  2 contraintes physiques:  Etudes de ″compositivité″.  Effet sur le terme constant de la résolution.  Objectif sATLAS: plus de jets de haute énergie (intérêt physique) mais 5 fois plus de bruit de fond (donc de courant)  NL  1% pour un courant de 10 µA. 16

□ Première étape de R&D: validation de Ponts Diviseurs ″actifs″″ Montage passif: ATLASMontage Actif: sATLAS Transistors sur les 3 derniers étages - Validé par les simulations (non montré ici). - Validé par les comparaisons systématiques 20 anciennes/20 nouvelles bases.  Conception 17

 Réalisation - Production de 20 nouvelles bases. - Rénovation du Banc test des Ponts (test de 10 bases à la fois).  Résultats des tests - Avec le Banc test des Ponts (non montré ici). - Avec un montage spécial: PMT et 2 LEDs. Mixer PM T HV Signal * * AC LED DC LED Pont Diviseur HV = 700 V, Pulses PMT de 1V Lumière continue  0 à 120 µA sur le Pont  comparaisons de 20 associations PMT/Pont ancien/Pont nouveau. 18

1 exemplePMT #9C01C2 + base passive # et base active # 4  NL en %) versus courant (µA) PassiveActive % % % µA 0.4% à 2 µA et 4%à 10 µA < 0.1 % en-dessous de 10 µA et très faible jusqu’à 80 µA au moins.  Rédaction d’une Note Tilecal avec comparaisons statistiques. □ Prochaine étape de R&D Tests de radiation en

Le système des Hautes Tensions □ La problématique  Système actuel: régulation entièrement frontale et très performante rms (HV) ~ 0.1 V ou meilleure (0.5 V requis), mais: - Améliorations possibles (ON/OFF individuels et non pour 12 canaux, etc.). - Structure des Tiroirs pouvant être revue: mini-Tiroirs ? - Questions de la tenue aux radiations sLHC ? Pas si loin: mesures attendues pour affiner les facteurs de sécurité. - et bien entendu le coût ?  Prendre une décision fondée sur une large prospective et en accord avec les choix d’électronique frontale finale  R&D au LPC. (Robert Chadelas, Daniel Lambert + techniciens et François Vazeille) 20

Stabilité des HT durant l’année 2010 Corrélation Laser/HT pour un canal où la HT a varié 1 point = moyenne 64 x 45 ou 32 PMTs 1 bin = 5 jours   (HV) < 0.1 V (Qualification Diane Cinca) 21

Sur détecteurUSA15 Option 0: Reconduction intégrale - Usure: déjà 17 ans environ en Radiations? - Compatibilité avec nouveaux tiroirs. - Aucun personnel, sauf maintenance. Option 3: Reprise des cartes actuelles - Usure: déjà 17 ans environ en Intégration dans des baies: espace? - Câbles liaison - Personnel: 1.5 FTE (0.5Ie, 0.5Te, 0.5Tm) Option 1*: Nouveau design avec composants ordinaires - Reprises tests radiations - Nouveau design - Personnel: 3.5 FTE (2Ie, 1Te BT) Option 4*: Nouveau design - Conception et intégration, y compris les HT source (commerce) - Câbles liaison - Personnel: 3 FTE (1.5Ie, 0.5Té, 0.5Tm, +0.5 BT) Option 2*: Nouveau design avec composants radhard… COUT! - Tests radiations de validation - Nouveau design - Personnel: 3.5 FTE (2Ie, 1Te BT) Option 5: Solution commerciale (CAEN?) COUT! - Intégration et câbles liaison - Personnel: 1 FTE (0.5Ie et Te, 0.5Tm) + partout: 0.5 I on-line pour le nouveau DCS. □ Première étape de R&D: 6 options (variantes *: ASIC). Coûts: 0,5 à 3,0 M€ 22

□ Deuxième étape de R&D sur l’option retenue Les besoins en personnel sont indiqués pour chaque option. 23

Le Very Front End: ASIC pour 3en1 □ La problématique Se conformer au schéma idéal, et du coup minimiser les composants et sources de pannes. PMT Pon t 3en1 Inter- face Calibration Physique Trigger PMT Pon t 3en1 Inter- face Adder Calibration Physique Trigger Idéal Une variante  Conception d’un ASIC VFE dédié contenant tous les ADC (Pulse, courant) et le maximum d’éléments qui sera implanté sur la carte 3en1, avec une variante ″sortie analogique″. (Jacques Lecoq, Nicolas Pillet, Xay Soumpholphakdy + électroniciens + Dominique Pallin et François Vazeille) 24

□ Première étape de R&D en IBM 130 nm: validation du principe de copies de courant et des premiers éléments de la chaîne complète.  Un cahier des charges exigeant : grande dynamique de 16 à 17 bits. (voir backup)  Solution LPC retenue: rester en mode courant (idéal derrière un PMT)  Copies de courant: convoyeurs de courant.  Technologie IBM 130 nm (la première fois au LPC).  Trois solutions concurrentes: - Discrète (reprise 3en1: Chicago): très avancée, mais ADC extérieurs. - QIE ASIC (splitter de courant puis intégration: Argonne): existe, mais: pas de mesure de temps, pas de sortie analogique et intégrateur difficile. - ASIC dédié (Clermont-Ferrand): en cours, suit le schéma idéal. Solution commencée avec Chicago, puis arrêt ASICs à Chicago. 25

The « super » current conveyer The input is a “super common gate”. Vi is fixed by a feedback loop. The input impedance become 1/(gm0*gm3*R6) More: This architecture is self polarized. The current is twice copied. The quiescent current is small (only 1 mA for a signal current up to 50 mA or more.)  The input impedance is now very low.  It is easy to obtain a differential structure. 26Jacques Lecoq, réunion atlas LPC 8 février 2010 Extrait exposé Jacques Lecoq au CERN  Courant  26

Extrait exposé Nicolas Pillet au CERN 27

Clock Analyseur logique Scope Générateur de fonction Carte test du chip (Chip + 14 bit ADC à 80/40 Mhz) 28

 Résultats prometteurs - Apprentissage de cette nouvelle technologie … et gros retards des fonderies (via le CERN). - Accords satisfaisants avec les simulations, et quelques problèmes à éclaircir: oscillation, offset… - Autres études en cours: intégrateur, CIS… □ Prochaine étape de R&D  Tests avec PMT et Laser au LPC (juillet), puis plus tard dans le hall 175 au CERN.  Prochaine fonderie (novembre ?), avec plus d’éléments.  Etude de l’environnement électronique hors ASIC sur 3en1: régulateurs BT, composants de grande dimension (R, C…), etc. - Implémentation sur carte 3en1 maison  Montage d’un Tiroir démonstrateur pour

 Phase préliminaire ( ) : R&D, tests spécifiques des démonstrateurs au CERN et tests de radiation.  Phase 0 ( /2019) : Laser 2 en fonction en Démonstrateurs sur faisceaux tests (?) puis dans ATLAS.  Phase 1 : 2018/ /2022 : Installation progressive possible de l’électronique finale.  Phase 2 : 2021/2022 et après : Installation complète de l’électronique finale. Conclusion □ En accord avec le ″calendrier″ Tilecal □ 5 R&D très avancées au LPC et officielles (LPC, Tilecal). □ Plusieurs Notes en cours  prêtes avant la prochaine ″ATLAS upgrade week″.  La moins précise ! 30

□ L’état des 5 R&D et ce qui reste à faire R&DSituation actuelle R&D  2012 Laser 2Laser 1 validé Laser 2 en coursTests au 175. Conception et construction Laser 2 (  2013). Installation fin 2013 Mini-TiroirsValidéLiens mécaniques, services, outillages. Ponts DiviseursValidéTests de radiation Hautes Tensions6 optionsChoix et R&D sur option finale ASIC VFEIBM 130 nm validée Convoyeur validé Tests derrière PMT au LPC puis au 175 Fonderie à venir chaîne complète Tests puis démonstrateur au 175 en 2013 □ Nouvelles CSP au LPC. 31

Grande dynamique: 16 à 17 bits. Un signal PMT/Tilecal: 5 ns temps de montée, 40 ns temps de descente. Charge minimum: 25 fC. Charge maximum: 0.8 nC (1 to 1.2 nC ?). Bruit (LSB): ½ signal minimum (12,5 fC). Courants extrêmes: Minimum (1 LSB) of 625 nA. Maximum (full scale) 40 (60 mA ?). Cahier des charges de l’ASIC Backup 32