Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Bilan des MicRhAu Réunion du Comité de Pilotage 13 mars 2012.

Slides:



Advertisements
Présentations similaires
« Systèmes électroniques »
Advertisements

Mesures dans le domaine fréquentiel
11ème Rencontre des Electroniciens de Midi-Pyrénées
Signal numérique sur 10 bits Signal analogique sur 4 V
Plate forme de caractérisation
La chaîne d’information dans la structure générale d ’un système pluritechnique But de la chaîne d’information : Piloter avec le maximum d’efficacité la.
Flow de conception (4h)-demo
Acquisition de signaux ECG à l’aide de la carte DSPACE
Etude et réalisation d’un système asservi de contrôle de mouvement nanométrique appliqué à une source d’électrons Mémoire d’ingénieur électronique présenté.
Les besoins en CAN pour les applications d'imagerie
26 novembre 2009 Présenté par : René CORBEFIN Ex VP Electronics AIRBUS
Electronique Electrotechnique Automatique
Développement dun produit sur carte DSP pour la mesure de bruit et dimpédance sur une ligne à courant porteur Elèves : Hamid MEGHDADI Claire CHAVET-JABOT.
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
AUTOMATIQUE NUMERIQUE
Acquisition de mesures à variations lentes
Amplification par détection synchrone
C6E2 Positionnement de C6E2 par rapport à SimPA2 et Modelica
Formation en alternance
GPA770: Microélectronique appliquée
H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ALICE-MFT et Le Pôle MIcRhAu.
Radioastronomie Projet de récepteur 408MHz économique large bande
H MATHEZ Workshop MICRHAU 4 mai WORKSHOP MICRHAU 4 Mai 2009 FRONT–END Préamplificateurs et Shapers.
FILTRAGE - R.WEBER - POLYTECH'ORLEANS
Groupe de Microélectronique et Microsystèmes
Journée N°1 – Baccalauréat STI2D – Formation de spécialité SIN
Les systèmes mono-puce
Nouvelle Topologie de Filtre Récursif Différentiel Passe-Bande sur Silicium Accordable Autour de 2 GHz S. DARFEUILLE1, B. BARELAUD1, L. BILLONNET1, B.
Application à la Radio Logicielle Restreinte
FORMATION Electronicien de Test et Développement
Implantation de processeurs dans les FPGA et ASIC
Orsay, le 29 novembre 2001Frédéric Machefert 1 Laboratoire de l’Accélérateur Linéaire (IN2P3-CNRS) Orsay, France Production Readiness Review LHCb – Calorimètre,
LASMEA Clermont, le 25 janvier Mesure et analyse de trajectoires Ordre du jour  10h45 – Accueil  11h00 – Introduction  11h05 – Trajectographie.
Système slow-control au LAPP
INTRODUCTION.
INTRODUCTION.
APPLICATIONS Convertisseur ΣΔ.
Laboratoire Intégration des Architectures Numériques (IAN)
M.D. 11-mai-2004Journées CMS-France Le système de monitorage de CMS-ECAL  Programme : Motivations Solutions techniques retenues Installation sur.
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
Software Defined Radio
1 CODEUR TRI-FONCTIONS en VXI-C XDC3214 ADC amplitude QDC charge TDC temps 32 VOIES codage sur 14 bits (16384 valeurs possibles) Combinaisons possibles.
© 2005 IN2P3_LAPP 9 Chemin de Bellevue BP Annecy-le-Vieux Cedex Tel : (33) Fax: (33) La valorisation.
Mise en œuvre des photodiodes de contrôle pour Advanced Virgo
Groupe de Réflexion Ultra Low Power Energy Harvesting Proposition de projets.
ASPIC Front-end CCD Readout Circuit For LSST camera
Journée « Spatiale » 19 février 2009, APC Compétences Techniques P. DARGENT.
Conception des circuits CMOS analogiques Conception transmetteur de puissance sans fil entièrement intégré Alexandre Boyer
TPs d’Intégration des Systemes
Chaîne d'électronique intégrée de lecture à très bas bruit du diffuseur de la caméra Compton en Hadronthérapie Mokrane DAHOUMANE Journées VLSI - FPGA -
De la conception à la fabrication Département GEII de l’IUT de l’Indre
Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Projets et MicRhAu Réunion du Comité de Pilotage 13 mars 2012.
H.Mathez– VLSI-FPGA-PCB Lyon– June , 2012 ACTIVITES MicRhAu.
H.MATHEZ– LAL – Sept , 2010 R et D 130 nm IBM H.MATHEZ, Pole MICRHAU.
P. Baron CEA IRFU/SEDI/LDEFJournées VLSI / PCB / FPGA / Outils; Juin 2010; LAL ORSAY. 1 Le circuit AGET pour la lecture des TPCs P. Baron, E. Delagnes.
Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.
Journées VLSI/PCB/FPGA/outils IN2P3 – Xavier de la Broïse – CEA-IRFU-SEDI – 22 juin Xavier de la Broïse Collaboration : ASIC et cartes : X. de la.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
1 Journée électronique DAPNIA 10/11/2006 Journée Electronique: Introduction Electronique présente dans presque tous les services techniques du DAPNIA (+
J. Bonnard– VLSI Orsay– June 22-24, 2010 Voie de lecture pour calorimètre électromagnétique Samuel Manen, Laurent Royer, Jonathan Bonnard, Pascal.
G. Bosson, J-L. Bouly, O. Bourrion, N. Ponchant, J-P. Richer, J-P. Scordilis.
Imane Malass Icube, University of Strasbourg and CNRS 1 1 Développement d’un convertisseur de temps hybride avec une résolution de 10 ps et une large dynamique.
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
L.LETERRIER – SCATS Sixteen Channel Absolute Time Stamper Journées VLSI PCB FPGA IAOCAO IN2P3 C. Beigbeder 1, D. Breton 1, S.
1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.
Les développements pour upgrades LHC
Transcription de la présentation:

Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Bilan des MicRhAu Réunion du Comité de Pilotage 13 mars 2012

2 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Detector Preamp Filtre Shaper ADC Bloc numérique Notre cœur de métier: l’électronique de lecture Notre mission: traiter le signal pour le rendre exploitable par les scientifiques. La micro-électronique permet de répondre à des problématiques: d’intégration, d’intégrité du signal d’optimisation du rapport signal/bruit de consommation de vitesse de précision …. Domaine analogique Domaine numérique Interface/bus Le pôle a développé et doit continuer à développer des compétences pour répondre aux projets des laboratoires. Ses compétences sont variées car liées à l’histoire des deux équipes/laboratoires. A suivre: présentations des principales MicRhAu, les plus remarquables repérées par

3 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique de lecture du signal: s’adapter Divers types de détecteurs: Photomultiplicateurs, MCPPMT, APD (TileCal/Atlas, Hodoscope/Etoile, INNOTEP) Diode PIN Silicium (Ecal/ILC) Capteurs chimiques de gaz (Erebus) TPC Argon liquide (T2K) Micro rubans en silicium (Caméra Compton/Etoile) CMOS (Tracker/CMS) Des signaux de nature et forme différentes: Courant (nA à mA) Charge (fC à pC) Des contraintes spécifiques: Grande dynamique (17 bits) Fréquence ( 100MHz) Capacité détecteur => bruit Nature impulsionnelle du signal Consommation réduite (  µW) Divers types d’étages d’entrée: Entrée en courant (convoyeur) faible impédance d’entrée (< 1  ) Entrée en charge (préamp. de charge - CSA) CSA en régime linéaire CSA switché Problématiques communes: faible bruit, dynamique consommation maitrisée stabilité garantie bande passante suffisante Etage d’entrée en courant « super base commune » (circuit HOCTASIC)

4 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique de filtrage: optimiser Filtrer pour : améliorer le rapport signal à bruit garantir la dynamique requise (jusqu’à bits) Filtre asynchone : shaper type CRRC – filtre passe-bande Filtre synchrone (sur horloge faisceau) : Intégrateur avec remise à zéro maitrise de l’étude analytique maitrise des méthodes de simulations Shaping CRRC du circuit FATALIC Shaper CRRC et Intégrateur RAZ Shaping CRRC et Intégration RAZ

5 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Convertisseur analogique-numérique: être précis ADC: interface entre le monde analogique et le monde numérique élément de plus en plus indispensable dans l’électronique frontale fréquence d’échantillonnage de 150 kS/s à 2 GS/s résolution de 5 à 12 bits consommation maitrisée: qqs µW à qqs mW Différentes architectures mises en œuvre: à rampe flash pipeline, cyclique SAR Sigma-Delta Variantes avec structure en courant Flash 2GS/s Pipeline 40MS/s Flash 250MS/s

6 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique numérique: traiter (Pré)Traiter les données numériques sur le détecteur: traitement/correction données ADC, DLL contrôle de séquences suppression de zéro, clustering génération/algorithme de trigger bus d’interface (I2C) Maitrise des méthodes et outils programmation (VHDL, Python, TCL,…) synthèse placement/routage simulation de haut niveau (système C) layout de l'ASIC FEAFS schéma bloc de la DLL du circuit HOCTASIC schéma bloc du circuit CALORIC

7 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique basse consommation: économiser Projet EREBUS Système de mesure de gaz polluants, en réseau sans fil Autonomie de 2 ans sur piles consommation totale < 450 µW Electronique frontale du calorimètre électromagnétique (ECAL) d’ILC Electronique embarquée dans le détecteur Pas ou peu de refroidissement  100 M de voies consommation < 25 µW par voie Projet ILC Optimisation de la consommation de chaque bloc Clock gating pour le bloc numérique Implémentation d’un système « power pulsing » ON 1%, OFF: 99% du temps consommation obtenue: 40 µW Circuit CALORIC Régime de fonctionnement des transistors en faible inversion, aux limites de la fiabilité des modèles Intégration du convertisseur analogique-numérique consommation ASIC < 50 µW Circuit LOGIC

8 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique à froid: dépasser les limites Projet T2K Signal: charge de 3fC à 120fC Bruit: < 1500 e- ENC avec 250pF de capa. détecteur (Signal/bruit de 10) Fonctionnement dans l’argon -150°C Puisssance dissipée: 1mW/voie max, avec un cycle de “power pulsing” de 2,5% Circuits LARZIC La famille des circuits LARZIC Régimes de fonctionnement des transistors à froid, au delà de la fiabilité des modèles Configuration modulable : ‘Slow control’ par I2C Différents temps de ‘shaping’ : 0.5, 1, 2 ou 4 µs By-pass de certains étages (shaper/buffer) Contre-réaction du pré-ampli modulable

9 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Electronique « Au-delà du Giga Hz »: se former Projet ENVISION Etude initiale: le Track-and-Hold (en courant) Problématique de la testabilité en HF: câblage du circuit à basse inductance choix d’un matériel de test adapté  achat deux générateurs 3 et 6 GHz Evaluation des performances en vitesse des cellules numériques au-delà des modèles Circuit TROPIC Lecture de signaux large bande (500MHz) Résolution en temps de 200ps mini. ADC 5 2GS/s Grand nombre de voies: puisssance dissipée maitrisée R&D

10 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Le catalogue des circuits « IC » CALORICCHOCAPICLARZICFATALICHOCTASICSICASICFEAFS (IC)HSL(IC) Technology350nm CMOS 130nm CMOS350nm SiGe350nm CMOS130nm CMOS DetectorSi PIN diodeChimical gas detectorTPCPMT Silicon StripDigital IPInterface IP Number of channels 1 (4 in progress) Kind of measurement Energy (charge) Gas concentration (current) Energy (charge)Energy (current) Energy Time (200ps) Hit, Time Zero suppressed Clustering Data link Outputs Auto-Trigger, Digital data (energy) Digital data (ppm) Analog signal (ppm) Analog signal 3 energy ranges (digital data in progress) Analog low counting rate Hit Position Analog signal For electrons and holes Zero suppressed data Digital data CALORIC LARZICFEAFS (IC)CHOCAPICFATALICHSL (IC)SICASICHOCTASIC

11 Réunion du Comité de Pilotage du Pôle Clermont – 13 mars 2012 Conclusion Le pôle a développé des compétences sur des très nombreux domaines de microélectronique, au service de projets en physique des particules (calorimétrie) et leurs applications. Les compétences ont été développés notamment grâce aux programmes de R&D (ILC) et aux projets LHC. Les activités présentes de R&D doivent préparer l’avenir. Contrairement aux deux autres structures majeures de la microélectronique à l’IN2P3 (IPHC, pôle Omega) qui sont reconnues pour leurs familles d’ASIC spécifiques (ROC et MIMOSA), le pôle MicRhAu présente un vivier de compétences étendues en micro-électronique pour répondre aux besoins spécifiques des laboratoires. Pour profiter pleinement de cette ressource technique, les compétences doivent être utilisées là où elles sont requises, d’une manière transversale entre les deux laboratoires.