Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo

L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de m 400µs 19/10/ Journées du LAPP/LAPTH

Photonscouranttension Conversion courant/ tension Conversion Analogique/ Numérique Signal optique Photodiode Electronique de lecture des photodiodes Carte ADC PC Temps réel Disque Dur 19/10/ Journées du LAPP/LAPTH

 Le temps entre la lecture de la photodiode et le pilotage de la bobine est de 400µs  soit 400 millionième de seconde. Conversion tension/ courant Conversion Numérique/ Analogique BobineCarte DAC Carte Pilotage des Bobines PC Temps réel Miroir Forcecouranttension Signal optique 19/10/ Journées du LAPP/LAPTH

 Son Job: convertir une tension électrique en données numériques et les envoyer par fibre optique au PC. Signal Analogique Numérisation 58127… …5.57.8… Vers PC FiltrageRéduction 19/10/ Journées du LAPP/LAPTH Volts Secondes Nombre

 16 voies ADC  Echantillonnage: 800kHz – 18bits /voie  Fréquence de sortie: de 800kHz à 1Hz  Datation des données avec le temps GPS  4 processeurs pour le filtrage  5 FPGA  Electronique de mise en forme du signal analogique (gain…)  Sur Virgo: 600 voies ADC 19/10/ Journées du LAPP/LAPTH

IRIG-B Liens optiques ADC FPGA DSP Alimentation Entrées ADC 19/10/ Journées du LAPP/LAPTH

 Augmentation du nombre de canaux ◦ Re-fabriquer des cartes ADC?  Besoin de convertisseurs Numérique/Analogiques interfacés par fibres optiques et/ou Ethernet  Acquisition de données de monitoring (température, vibration etc…)  Démodulation numérique Point commun à ces cartes:  Interface optique ou Ethernet avec un PC  Réception du système temporel (horloge GPS) Virgo  Calcul de filtrage numérique 19/10/ Journées du LAPP/LAPTH

 Carte mère commune  Fonctions ADC, DAC et autres sur des mezzanines Ethernet Signal Utilisateur Horloge Virgo Interface Optique Programmation & Debug Mezzanine Option Café 19/10/ Journées du LAPP/LAPTH

 Conversion Analogique – Numérique ◦ 8 voies à 800kHz – 18 bits  Démodulation ◦ 2-4 voies de conversion Analogique Numérique 500MHz – 14 bits ◦ Démodulation numérique  Conversion Numérique – Analogique ◦ 8 voies à 400kHz – 24 bits  Monitoring ◦ Acquisition de la température, vibration etc.. À qq Hz Electronique Analogique ADC FPGA (option) ADC Carte Mère Face Avant 19/10/ Journées du LAPP/LAPTH

FPGA DSP FPGA Contrôleur Ethernet Mémoire FPGA DSP FPGA DSP Optique Horloge Virgo Processeur ARM Alimentation Electrique Processeur pour les calculs Gère l’interface avec la mezzanine Le « CHEF » -Réception / Emission des données -Linux embarqué -Contrôle la carte par Ethernet -Datation GPS des données 220V AC 19/10/ Journées du LAPP/LAPTH

 Le système actuel fonctionne parfaitement  La DAQ Box: ◦ Elément de contrôle autonome (asservissement « simple ») Ou brique d’un système complexe. ◦ Facilement intégrable ◦ Configurable grâce aux mezzanines ◦ Puissance de calcul par canal importante ◦ Connexion Ethernet et fibres optiques rapide vers l’extérieur pour un système « Temps Réel »  Permet d’équiper des bancs de test rapidement ◦ Au LAPP, LAL, APC, Nikhef etc..  Le projet est encore dans la phase de réflexion ◦ Définition de l’architecture ◦ Choix du format de mezzanine 19/10/ Journées du LAPP/LAPTH

 Thierry BOUEDO  Sébastien CAP  Romain GOUATY  Nicolas LETENDRE  Frédérique MARION  Alain MASSEROT  Tristan MINGAM  Benoit MOURS  Jean-Marc NAPPA  Sylvain PETIT  Loïc ROLLAND  Mehdi RZIN  Sébastien VILALTE Acteurs: 19/10/ Journées du LAPP/LAPTH