CSP sATLAS du 6 octobre 2009 sur 3 nouvelles R&D au LPC François VAZEILLE  Le point sur la politique de R&D sATLAS et Tilecal  Rappel sur les nouvelles.

Slides:



Advertisements
Présentations similaires
1 IXERP consulting. L archivage consiste à extraire de la base de données opérationnelle les informations qu' il n est plus nécessaire de conserver «
Advertisements

Analyses Test Beam Stand Alone Mesure de lÉnergie des Électrons Linéarité et Uniformité de Modules Barrel Nouveau résultat duniformité des Modules Barrel.
Commissioning du calorimètre central à argon liquide d’ATLAS:
Système de stockage réseaux NAS - SAN
ACTUALITE Déjà plus de participants aux formations FEE Bat
Les besoins en CAN pour les applications d'imagerie
Le projet en STI2D Initier le projet Délimiter les champs du possible
Gestion d’un projet SIG
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
Pixels ATLAS CPPM Tourniquet CPPM 1 fevrier 2007 A.Rozanov 1 SOMMAIRE Production des échelles Production des capillaires et tubes Assemblage des échelles.
STEREO Recherche de neutrinos stériles auprès du réacteur de l’ILL
Tenue aux radiations des composants Logiques et Interfaces
Le management de l'IVVQ Processus techniques IVVQ
Institut Supérieur des Sciences Appliquées et de Technologie Sousse
sATLAS (Séminaire technique sur les upgrades au LHC)
INF8505: processeurs embarqués configurables
Phase II: Prospective Tuile Lyon, 19 septembre 2014 François Vazeille ●Le point sur les R&D en cours au LPC ●Personnels et budgets ●Conclusion et prospective.
Plusieurs techniques ont été expérimenté. Différentes modulations ont été étudiées et testées. Un setup expérimental a été mis en place. Les résultats.
Nicolas Dumont Dayot pour le groupe LAr du LAPP
Projet tutoré Delco-Logique
Système slow-control au LAPP
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
INTRODUCTION.
CS IN2P3 – Lundi 8 décembre 2003Bruno Espagnon – IPN Orsay Le Bras Dimuon d'ALICE Résolution de 70 MeV pour le J/  et 100 MeV pour le  (soit 1%) Etude.
D Pallin 5/03/ Réunion groupe ATLAS-LPC 9/03/2009.
M.D. 11-mai-2004Journées CMS-France Le système de monitorage de CMS-ECAL  Programme : Motivations Solutions techniques retenues Installation sur.
Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.
Décision incertaine et logistique : Grille typologique
LOGISTIQUE ET DISTRIBUTION
CSAT Upgrade ATLAS Phase II 1 juin 2015 François Vazeille ● Eléments nouveaux ayant un impact sur le calendrier. ● Bilan rapide des 4 R&D en cours (Initiatives.
Travaux sur « études de cas » Saintes, le 20 juin ème journée académique.
Activités LC au LAPP et ressources humaines en 2012 Équivalent Temps Plein total : 5.6 physiciens, 8 ingénieurs et 2.2 techniciens Étude de canaux de physique.
NOUVELLES TECHNOLOGIES APPLIQUEES A LA SECURITE
Phase II: Prospective Tile LPNHE, 14 octobre 2013 François Vazeille ●Le point sur les 4 R&D en cours au LPC ●Conclusion et prospective Réunion importante.
TD 2: La gestion des stocks avec le logiciel Odyssée
Activites upgrade Calorimetre à Tuiles
C’est ce que l’on veut obtenir la manière dont on va l’obtenir
Projet formation en conduite de changement
Spécialistes de l’optimisation des processus d’affaires L’équilibre en mouvement Tous droits réservés © ProMainTech 2003 Deuxième S.
L’ ENGAGEMENT D’ UN SAVOIR FAIRE Depuis 1986 ,ESTELEC INDUSTRIE réalise des cartes électroniques
R&D Ponts Diviseurs pour Super ATLAS Réunion CSP, 5 mars 2009 François Vazeille  Contexte général SATLAS et échéances  Objet de la demande de R&D  Justifications.
Le point sur sLHC/sATLAS et l’upgrade au LPC François Vazeille LPC (12 juillet 2010)  Informations les plus récentes: avril-juillet 2010 Réunion ATLAS.
Le point sur la R&D Super ATLAS François Vazeille (LPC, 27 janvier 2009)  Les orientations se précisent.  Quelle stratégie au LPC avant la réunion SATLAS.
Réunion sATLAS du 20 juillet 2011 (LPC) Réunion sATLAS du 20 juillet 2011 (LPC) François Vazeille □ L’agenda actuel du CERN □ Les échéances ATLAS □ Réunion.
Tilecal upgrade: activités LPC Réunion ATLAS-IN2P3 (Jussieu, 6 juillet 2011) François Vazeille □ Justifications de l’Upgrade du Tilecal □ Le schéma actuel.
1 Ineo-Sense / Clover-Sense Wireless Sensor Framework dedicated to industrial application. Olivier GUILBAUD, 15/03/16.
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
R&D sur la mécanique des Tiroirs  Rappels essentiels et critiques  Cahiers des charges  Travaux et collaboration(s) envisageable(s)?  Planning, moyens.
R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning,
Informations tirées des tests de mécanique des 20 et 21 juin au CERN Roméo Bonnefoy et François Vazeille Réunion avec mécaniciens (26 juin 2013)  Objectifs.
Plan de maintenance de PHIL. Définition : Le plan de maintenance définit les actions à mener pour faire une démarche préventive, il concerne la génération.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Le futur tracker d’ATLAS au SLHC Etude des services 25/01/2011N. Massol1.
Réunion Super ATLAS avec Services techniques François Vazeille 27 novembre 2008  Rappel du contexte  Rappel des dates et échéances  Un point rapide.
Réunion de débriefing de l’AUW de février 2009 François Vazeille LPC-26 mars 2009  Résumé des principales actions/décisions de l’AUW de février 2009 
Réunion de suivi sATLAS du 27 janvier 2012  Informations générales  Le point individuel sur chaque activité.
Plan de développement – Démonstrateur Baseline MST project time scale: first camera expected in summer 2015 It means: NECTArCam final demonstrator in 2013.
Evolution du système Laser ATLAS Réunion CESPI 22 février 2007 François Vazeille Objet  Remplacement de deux éléments: (Information donnée au CESPI d’octobre.
Dernières mesures MAROC 2 Le jeudi 3 mai 2007 Réunion ATLAS Mesures effectuées sur la carte de test USB 4. Etude des S-curves vs Qinj en fonction du DAC.
R&D sur les Hautes Tensions frontales  Rappels essentiels et critiques  Cahiers des charges  Travaux et collaboration(s) envisageable(s)?  Planning,
Projet des HT pour le Démonstrateur François Vazeille LPC (19juin 2012)  Contraintes  Proposition  Besoins et personnels 1.
1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.
Instrumentation Introduction Pierre Barrillon - LAL Journées de Rencontre Jeunes Chercheurs au 15 décembre 2007 Manoir de la Vicomté, Dinard.
Les développements pour upgrades LHC
Réunion de suivi du 8 décembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique front-end.
Activités SLHC François Vazeille, réunion Marrand 2009  Le 6 ième exposé sur SLHC depuis 2005, (sans compter d’autres interventions: Conseil scientifique.
Programme des actions à mener dans l’option du Démonstrateur
Le Démonstrateur version LPC
Transcription de la présentation:

CSP sATLAS du 6 octobre 2009 sur 3 nouvelles R&D au LPC François VAZEILLE  Le point sur la politique de R&D sATLAS et Tilecal  Rappel sur les nouvelles orientations Tilecal  Le point sur les options de R&D au LPC  R&D sur l’ASIC des cartes 3en1  R&D sur le système de régulation des Hautes Tensions  R&D sur la mécanique des tiroirs  Conclusions La demande porte sur 3 nouvelles R&D qui impliquent les Services de microélectronique, électronique et mécanique. avec indications des besoins en personnels 1

Le point sur la politique de R&D sATLAS et Tilecal LoI First (System) upgrade R&D proposal Electronics Upgrade R&D proposal Notre document initial très avancé Nouvelle contrainte ATLAS: novembre Document utile pour agences de financement Electronics Upgrade R&D proposal: submitted September 1st Review committee: Francesco Lanni – Lar; Norman Gee – TDAQ; Matteo Cavalli – TileCal. Report submitted to USG: September 16th Modified proposal draft in Agenda to be submitted to review committee end of next week. Aim at approval of proposal in next USG meeting: October 20th. Extrait Tilecal week (semaine dernière) 2

Rappel sur les nouvelles orientations Tilecal Pont Diviseur PMT3en1 Interface avec GBT Système HT LV Finger 4 Tensions Préprocesseur Trigger et RODs TiroirBasses Tensions USA15 - Moins de cartes, de Basses Tensions différentes, de connexions… - Tiroirs indépendants. - Transmission vers USA15 à grand vitesse (GBT) de l’information numérisée  Préprocesseur Trigger et pipeline dans USA1. - DCS utilisant le même type de fibres. 3

Le point sur les options de R&D au LPC  Accès à tous les documents sur Intranet  Nombreuses discussions et rencontres avec les Services techniques, avec définitions des cahiers des charges et des orientations.  Réunions récentes (juillet et septembre 2009) avec les chefs de service et ingénieurs les plus concernés.  Meilleure définition des options de R&D et des besoins en personnels. Outils/agenda/activités de recherche/ sATLAS - Analyse critique des systèmes actuels, avec l’éclairage des fonctionnements en vraie grandeur dans ATLAS et de nombreux mois en cosmique avec ATLAS complet. - Intégration dans le nouveau contexte sLHC. 4

 Aperçu global de la R&D sATLAS au LPC Upgrade Phase I (~ ): Laser 2 : Accord CSP (le point bientôt) Upgrade Phase II (~ ): Ponts Diviseurs: Accord CSP ASIC carte 3en1 Système HT Mécanique Tiroirs + évolutions Laser: non traitées maintenant. CSP aujourd’hui 5

R&D sur l’ASIC des cartes 3en1  Rappels sur le système actuel Fer µ métal Mixeur 3 en 1 Support plastique PMT/Pont Diviseur Petites pièces Blocs PMT (9856) Cartes 3en1 (idée LPC au départ): 3 fonctions + autres services - Mise en forme après PMT avec 2 Gains  ADC Digitiseurs sur Tiroirs. - Sortie Trigger - Calibration en mode courant + Injections de charges calibrées + Logique de contrôle 6

DATA CLK & CTRL anode signal 40 MHz LV POWER Front End Board From PMT To / From Readout Interface Board PMT 1 Front End Board – 1/PMT – Replaces 3-in-1 Card DATA CONTROL anode signal 40 MHz LV POWER Preamp Hi Gain POL REGs ADC Shaper Preamp Lo Gain 12 Bit ADC 12 Bit Data Selector & Output Driver Imon ADC CAL DAC 16 Bit Timing To / From Readout Interface Board POL REG = “Point of Load” Regulator ASIC  Nouveau concept - ADC dans 3en1 - Plus de Trigger dans 3en1 - Données toutes transférées dans USA15 7

- Reprise des spécifications ATLAS (Tableaux non donnés ici), avec contraintes radiations x Partage des 5 activités sur ASIC  travail pour plusieurs laboratoires, et différentes options: conception totale et/ou intégration IP - Difficultés majeures: Dynamique globale (16 bits) et résolution (10 bits), avec une très bonne linéarité (à préciser).  Stratégie de la R&D - 2 laboratoires identifiés Chicago: J.F. Genat (+ autre ingénieur) à temps très partiels. Clermont-Ferrand 2 Ingénieurs identifiés + passage relais en raison départ à la retraite. Activités commencées, mais planning détaillé à préciser (Décision Tilecal technique à l’automne 2010). Remarque: actions un peu voisines dans d’autres équipes LPC. 8

R&D sur le système de régulation des Hautes Tensions  Rappels sur le système actuel HT Opto externe HT Opto interne HT Micro LVCAN PC HT PC LVCAN HT Source fLVPS Daisy chain USA15 HT Bus interne HT bus externe HT Bus Flex Distributeurs HT d’un Super-Tiroir (6 cartes/Super-Tiroir)  2 éléments principaux: - HT Source HV (USA15) - Distributeurs HT (UX15) + Eléments associés et connexions: - CANbus et LVCAN PS (et LVCAN PC) - DCS: HT PC + interfaces CAN - BT (fLVPS) Patch P  Set-up général 4 9

From DAC From HT Source HT out Opto coupler  Régulation in-situ  Un chip Optocoupler/voie  HT externe (commune à 48 voies) localisée dans USA15  Boucle marchant en stand-alone, une fois la valeur DAC fixée par l’opérateur via the DCS (… même si le DCS est perdu ou si HV Micro est morte).  Elément de base: la boucle de régulation 2 transistors pour compenser effets des radiations 10

270 Cartes Bus Rigides Internes 270 Cartes Bus Flexibles 270 Cartes Bus Rigides Internes 540 Cartes HT Opto + spares 270 cartes HT Micro + spares Banc Test HT Micro Banc Test HT Opto Alimentations CANbus 4 châssis, 64 modules + spares  Eléments du système frontal 90x1310 mm 2 110x600 mm 2 100x170 mm 2 (Pour HT et 2 autres systèmes Tilecal) 11

 Performances dans les vraies conditions ATLAS  Analyse en cours sur ATLAS complet et fermé sur une longue période: les 3 mois du démarrage (septembre-octobre-novembre 2008) et sur la quasi-totalité des canaux: > 9500 canaux/9856. Diane Cinca (thèse), Patrick Lafarguette, François Vazeille + Serban Constantinescu (Bucarest), + ingénieurs (Robert Chadelas et Daniel Lambert) Résultats préliminaires sur les stabilités (Exposé de Diane semaine Tilecal) - en HT: rms ~ 0.06 V (pour une spécification de 0.5 V sur = 800 V), - en températures: rms ~ 0.05 °C (Spécification ~ quelques degrés). 3 objectifs: - Connaître les vraies performances de notre système. - Disposer de données de référence + définir les niveaux réalistes de Warning et Alarm. - Produire la publication sur le système. 12

 Critiques et améliorations possibles - Tenue aux radiations sLHC de certains composants (en particulier Optocoupleurs) ComposantsFacteur requis NominaleUltimesLHC HV Micro bipolar HV Micro cmos HV Opto bipolar HV Opto cmos  3 cas: - Luminosité nominale: Luminosité ultime: sLHC:  TID Tableaux des facteurs de sécurité (règles ATLAS) - Position la plus exposée. - 5 années de fonctionnement. - Pas si loin. - Pour HT Opto: 1 canal affecté seulement. (dont 3.5 sur simulations) 13

Composants Facteur requis NominaleUltimesLHC HV Micro2038 (113)16 (49)4 (13) HV Opto2048 (98)21 (43)5 (11)  NIEL (Parenthèses: pré-production)  SEE pour 10 ans à Latch-up : 1 carte HT Micro/semaine.  OK en recyclant les tensions Tilecal 1 fois par jour Commentaire: 3 SEU par minute dans Tilecal complet. - Aucun SEU destructif pendant les tests: Que se passerait-il au sLHC? Conclusion: - Premiers résultats ATLAS sur les radiations très attendus. - Nouveaux tests requis. - Un peu plus loin, mais pas tant que cela. - Pour HT Opto: 1 canal affecté seulement. (dont 5 sur simulations) (toujours avec facteur 5 sur simulations) 14

- Qualité de certains composants (coûts) et de production des cartes (Cies). - Certains choix: Plans de masse, taille des cartes, connexions, noise killers (pourquoi et pas partout), environnement et protections, sensibilité aux BT (3), protocole DCS maison, stockage  hardware  des calibrations… - Nouvelles facilités: - 1 interrupteur/voie (et non pour 12 canaux), - Liaisons directes HT/BT, accès aux cartes… + nouvelles contraintes: -Tiroirs indépendants. - DCS sans CANbus et avec fibres haut débit.  Disponible dans un tableau complet (non montré ici) En gros: canaux avec une stabilité meilleure que 0.5% 15

 Stratégie de la R&D - 6 options.. et des variantes (*: ASIC). - 2 localisations: sur détecteur et USA15 Sur détecteurUSA15 Option 0: Reconduction intégrale - Usure: déjà 15 ans environ en Radiations? - Compatibilité avec nouveaux tiroirs. - Aucun personnel, sauf maintenance. Option 3: Reprise des cartes actuelles - Usure: déjà 15 ans environ en Intégration dans des baies: espace? - Câbles liaison - Personnel: 1.5 FTE (0.5Ie, 0.5Te, 0.5Tm) Option 1*: Nouveau design avec composants ordinaires - Reprises tests radiations - Nouveau design - Personnel: 3.5 FTE (2Ie, 1Te BT) Option 4*: Nouveau design - Conception et intégration, y compris les HT source (commerce) - Câbles liaison - Personnel: 3 FTE (1.5Ie, 0.5Té, 0.5Tm, +0.5 BT) Option 2*: Nouveau design avec composants radhard… COUT! - Tests radiations de validation - Nouveau design - Personnel: 3.5 FTE (2Ie, 1Te BT) Option 5: Solution commerciale (CAEN?) COUT! - Intégration et câbles liaison - Personnel: 1 FTE (0.5Ie et Te, 0.5Tm) + partout: 0.5I on-line pour le nouveau DCS. 16

Tableau précédent: les besoins en personnels pour une solution donnée et sur Etape préliminaire <juin 2010 : analyse comparé des options dans la LoI et choix de l’option finale Personnel: ~ 1Ie Remarque: Le point aujourd’hui … mais très préliminaire L’option 4*  USA15 et nouveau design  est peut-être la plus réaliste. 17

R&D sur la mécanique des tiroirs  Rappels sur le système actuel: Super-Tiroir = 2 Tiroirs Bât. 180 ATLAS Opérations de manutention (Insertion et tests et extraction) très difficiles. 18

 Critiques et améliorations possibles - La manutention (Longueur et poids) et l’accès. Pas de grandes améliorations envisageables, à moins de produire des mini-Tiroirs 2 fois moins longs par exemple, mais outillages pouvant être mieux adaptés à l’environnement maintenant connu. - La protection de l’électronique: capots prévus mais non retenus  Fragilité des cartes et autres services lors de la manutention. - La disposition et l’accès aux cartes électroniques Avoir une électronique plus simple (et donc moins de cartes)  Direction actuelle (autres R&D). - L’accès aux connecteurs du Patch Panel, difficile au fond du Finger et grande densité. - La circuiterie du Cooling: corrosion, fragilité du système (Tuyaux, connecteurs). - Les liaisons mécaniques: jeu, facilités d’emploi. - Les outillages: décentrage, manipulations, encore mieux adaptés aux conditions réelles… Mais faut-il pour autant refaire les Tiroirs, qui tiennent bien leur place dans ATLAS? Rappel: comparaison Modules/Tiroirs 19

La raison principale: Il parait impossible de remplacer les Tiroirs existants instrumentés par la nouvelle électronique dans les délais impartis (18 mois) en recyclant les Tiroirs actuels.  Nouvelle stratégie (idée LPC) en procédant en 4 temps: - Fabriquer une nouvelle mécanique et pré-instrumenter les Tiroirs: avant l’arrêt. - Extraire les Tiroirs actuels et récupérer les Blocs PMT (et PMTs). - Finir l’instrumentation des nouveaux Tiroirs. - Les réinsérer. 18 mois (plus?)  Quitte à refaire des Tiroirs: les améliorer. En particulier: Tiroirs indépendants. 20

 Stratégie de la R&D 5 types de R&D identifiées, pas toutes à Clermont. 1.Faisabilité du glissement de n tiroirs, avec n  2, pour 128 demi-Modules Barrel Modules Bouchon. 2. Cooling dépendant du choix final de l’électronique frontale: HT embarquées ou non (1 côté Tiroir libéré?), consommation. 3. Services électroniques plus fiables (d’abord, moins de cartes). 4. Outillages de manutention. 5. Stratégie d’insertion. - Priorité à Clermont: conclusions < juin FTE (1Im, 0.5Tm) - Cooling pourrait suivre ou être mené en parallèle: 0.5 FTE (0.5 Im) - Outillages: autre labo ou collaboration - Services: autre laboratoire. - Stratégie: oui dans l’élaboration, faible besoin FTE. Fin : nouveau design  FTE à revoir. 21

Conclusions  Il faudra faire le point sur les R&D Laser 2 et Ponts Diviseurs.  3 nouvelles R&D sont demandées R&DEchéancesPersonnels ASIC carte 3en1Automne 2010 Fin 2011-début 2012 Microélec: 2 I + relais Microélec: suite à préciser Système HTJuin 2010: choix option : design final Elec: 1 I Elec et Méca: voir tableau Mécanique Tiroirs Juin 2010: glissement Juin 2010: cooling (possible) Fin : design final Méca: 1 I T Méca: 0.5 I Méca: à voir Remarque: le on-line est couvert par Patrick Lafarguette tant qu’il relève d’ATLAS, mais s’il obtient un poste fixe, cette demande s’ajoutera aux autres. 22