Esterel et SCADE, de la recherche à l’industrie 3. Urgences scientifiques posées par l’industrie Gérard Berry Collège de France Chaire Algorithmes, machines.

Slides:



Advertisements
Présentations similaires
1 Bases de donn é es relationnelles. 2 Introduction au mod è le relationnel les donn é es sont repr é sent é es par des tables, sans pr é juger de la.
Advertisements

La compilation matérielle et logicielle d’Esterel v5 /v7
Parallélisme Synchrone
La compilation logicielle dEsterel v5 Gérard Berry Chaire Algorithmes, machines et langages Collège de France Cours 4, 23 avril 2013.
Les langages de programmation
Chaire Algorithmes, machines et langages
Partie II Sémantique.
Méthodes de simulation logicielle pour Esterel Dumitru Potop-Butucaru.
Test de l’unité d’exécution d’une instruction par application d’instructions de test Projet du cours ELE6306 : Tests des systèmes électroniques. Nicolas.
Master 1 SIGLIS Java Lecteur Stéphane Tallard Les erreurs communes en Java.
Les tests.
PLAN Correction du RUSH 3
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Flot de conception de.
A propos du “Minimal Controllability Problem” C. Commault Département Automatique Gipsa-Lab Grenoble –FRANCE 1 Séminaire GIPSA-Lab 22 octobre 2015.
Diaporama de Gi Les castors repr é sentent un espoir aussi inattendu qu ’ important dans la pr é servation des eaux de la plan è te Des castors mâchent.
ECRIRE: COMPTETENCES LANGAGIERES ET OPERATIONS COGNITIVES DANS LES DISCIPLINES ( CAS DU FLE AU MAROC)
Concevoir et mettre en œuvre une tâche complexe. Source: Académie de MONTPELLIER mars 2016.
Mediator 9 - Un outil de développement multimédia 3AC Techno/Informatique.
Développement d’application avec base de données Semaine 3 : Modifications avec Entité Framework Automne 2015.
UNIX AVANCE Yves PAGNOTTE – Janvier – QUELQUES RAPPELS SUR LES SYSTEMES D’EXPLOITATION 1.
1 Rénovation des diplômes de la filière Maintenance des Véhicules Séminaire national du 5-6 février LYON Organisation et efficience des enseignements.
Esterel et SCADE, de la recherche à l’industrie Gérard Berry Collège de France Chaire Algorithmes, machines et langages
Parcours CODAGE & ALGORITHMIQUE Cycle 3 – Ecole primaire & Collège est une plateforme de formation interactive des personnels de l'éducation.
Identités et métissages
Un cadre de présentation 1 Titre + Slogan illustration Mission + Génèse Equipe : Qui sommes Nous ? Avancée du projet : Où en sommes nous ? Présentez vous.
1 Initiation aux bases de données et à la programmation événementielle VBA sous ACCESS Cours N° 1 Support de cours rédigé par Bernard COFFIN Université.
Sécurité des SI Par Cronne Matthew / Ogryzek Robert / Frontin Teddy / Lambert Kevin.
Spécialisation covariante cours et TP. Plan  Introduction  Rappels théoriques  Définition de la covariance  Présentation du modèle servant d'exemple.
1 ALGORITHMIQUE AVANCEE IUT Vélizy – RT2 FA Laurent Marsan.
1 A. Cornuéjols Introduction à l’intelligence artificielle Introduction à l’Intelligence Artificielle (Cours n°3) Recherche informée dans les graphes Antoine.
CEA DSM Dapnia P. KANIKI - Compréhension des phénomènes mis en jeu lors d’imprégnations29/08/ Compréhension des phénomènes mis en jeu lors de l’imprégnation.
Les méthodes de tests Les grands principes pour réaliser des tests efficaces.
Elaboration d’un socle de compétences dans le système éducatif luxembourgeois Constats et Ambitions Démarche Implémentation Evaluation Communication Chantiers.
L’EIST Philippe BONDU – Collège Jean Baptiste Carpeaux - Valenciennes Alain DELASSUS – Collège M.Piquet - Isbergues Jean-Claude DESMENEZ – Collège Jules.
Analyse des tâches en ergonomie
RÉNOVATION BTS Comptabilité et Gestion 2015 CB2C : un exemple de situation professionnelle Christine Forest Stéphane Bessière Daniel Perrin Toinin.
1 SOC : Systèmes à Objets CoOpératifs Présentation de l’équipe Permanents : F. Amblard, E. Andonoff, J. Cardoso, C. Hanachi, C. Sibertin-Blanc doctorants.
1 Journées Scientifiques novembre 2003 MoMaS EDF Electricité de France Multi Domaines Simulation Multi Domaines Laurent Loth - Andra.
Gibert Dominique - Audit Orientation - 5 février 2004, Paris Présentation faite par Maria Zamora Nouvelles méthodes d'imagerie.
Jobs multicore dans WLCG Présentation en partie basée sur des présentations faites dans le cadre du groupe de travail multicore.
Présentation du document d’accompagnement cycle 4 24 Mars 2016 Inscrire son enseignement dans une démarche de cycle N° 1.
Rappel de la méthode :  Choisir un Etat de la technique le plus proche.  Définir le problème technique à résoudre à partir de cet Etat de la technique.
Supervision EC-Net AX Serveurs Web EC-BOS AX. ARCHITECTURE Les solutions EC-Net AX EC-Net AX Supervisor EC-Net AX EnerVue EC-Net AX Security  EC-Net.
Nouveaux programmes de mathématiques cycles 3 et 4
1 A. Cornuéjols Introduction à l’intelligence artificielle Introduction à l’Intelligence Artificielle (Cours n°2) Recherche non informée dans les graphes.
CEA Dapnia Saclay 24 Janvier Hervé COPPIER ESIEE-Amiens De L’Identification et de la Modélisation au Contrôle : le Multicontrôleur,
Informatique 1A Langage C 6 ème séance 1. Objectifs de la séance 6  Allocation dynamique de mémoire  Application à la création de tableaux 2.
Communication du SGG sur le canevas de présentation d’une politique nationale et d’un plan stratégique à l’atelier national de révision de la politique.
Informatique 2A Langage C 3 ème séance.
Section 07 du Comite National de la Recherche Scientifique.
Présenté par :. 1- INTRODUCTION 2- DEFINITION 3- LES TECHNIQUES PVD 4- applications 5-Conclusion 3-1 Evaporisation sous vide 3-2 La pilvérisaton cathodique.
IFT359 – Programmation fonctionnelle Thème #8 Création de nouvelles formes syntaxiques 1.
Compétences: Capacité d’analyse et de recherche Présentation/Discussion Adjoints des commissions des finances - WAAPAC.
Paramètres S Rappels de théorie des circuits
Séminaire Nouveaux Programmes de technologie Paris Diderot 24 mars 2016 Présentation des ressources pour le cycle 3. Lycée Diderot le 24 mars Samuel.
Universit é Mohamed Kheider de Biskra Facult é de science et technologie D é partement de g é nie é lectrique Sp é cialit é : t é l é communication Le.
Cours de Langage C Récursivité. Objectifs de la séance 11 Connaître la récursivité. Mesurer un temps d’exécution. 2.
INSCRIPTIONS SPORTIVES
Profile Likelihood Une petite revue succincte. Petite citation a méditer… « a probability of 1 in is almost impossible to estimate » R. P.
Journées VLSI 2010 Activité PCB IPNL VLSI 2010 W. TROMEUR.
Séminaire MAE - 14 Février 2012 « Classes sans notes » Le contexte Collège Le Roussay (Etréchy, 91).  Zone rurbaine.  520 élèves. 5 classes de 5 ème.
DIESAR Direction Internationale de l’Evaluation, de la Sécurité et des Affaires Réglementaires 1 Kick-Off Meeting CNIS 2016 Cyber Sécurité : Enjeux et.
RÉNOVATION BTS Comptabilité et Gestion 2015 CB2C & PGI Christine Forest Stéphane Bessière Daniel Perrin Toinin.
Conference « Partenariat Public Privé en Chine » PARIS, 15 th JUNE 2016 Vincent PIRON (PIRON Consulting) Ancien Directeur de la Stratégie et du Développement.
Le contenu est basé aux transparents du 7 ème édition de «Software Engineering» de Ian Sommerville«Software Engineering» de Ian Sommerville B.Shishedjiev.
AUTOMATISME Chapitre 2: Le GRAFCET.
Compétences langagières II séance du 9 / 20 mai 2016.
Gérard Berry Collège de France
Esterel de A à Z 4. Traduction d’Esterel en circuits
Transcription de la présentation:

Esterel et SCADE, de la recherche à l’industrie 3. Urgences scientifiques posées par l’industrie Gérard Berry Collège de France Chaire Algorithmes, machines et langages Cours 3, Inria Sophia-Méditerranée, 29/01/2014

29/01/ G. Berry, Collège de France / Inria Sophia Trois questions brûlantes On ne peut pas se servir à fond du langage, car il rejette des programmes évidemment corrects pour erreur de causalité ! Tous les systèmes sur puce sont maintenant multi-horloges et utilisent le clock-gating. Quelle est votre offre en ce domaine? Nos évaluations par la R&D sont bonnes, mais pour passer en production il est impératif de traiter les ECOs. Comment faites vous cela?

29/01/ G. Berry, Collège de France / Inria Sophia Trois questions brûlantes On ne peut pas se servir à fond du langage, car il rejette des programmes évidemment corrects pour erreur de causalité ! Tous les systèmes sur puce sont maintenant multi-horloges et utilisent le clock-gating. Quelle est votre offre en ce domaine? Nos évaluations par la R&D sont bonnes, mais pour passer en production il est impératif de traiter les ECOs. Comment faites vous cela?

29/01/ G. Berry, Collège de France / Inria Sophia La causalité ( ) Je prie mes héritiers de faire procéder à une autopsie, car je tiens absolument à connaître les causes de ma mort. En 1768, la France acheta la Corse, trois ans avant la naissance de Napoléon, pour être sûr qu’il serait français. Vu son nom, Gilles Kahn était bien forcé de travailler sur les réseaux de Kahn !

X  X or not X 29/01/ G. Berry, Collège de France / Inria Sophia Causalité : logique, statique, dynamique ? X  XX  X X  not X if X then emit X end if X then nothing else emit X end if X then emit X else emit X end non-déterminisme ou non-causalité ? déterminisme mais causalité ?

Pour casser les cycles, introduire des délais – pre(X) de Lustre : valeur à l’instant d’avant – if pre(X) then emit X end  OK – next(X) de TLA : émettre à l’instant d’après – if X then emit next X end  OK 29/01/ G. Berry, Collège de France / Inria Sophia Solution 1 : retards + acyclicité Exiger l’acyclicité du graphe de dépendance – if X then emit Y end  dépendance Y  X – calculer les dépendances potentielles par analyse statique – erreur si le graphe des dépendances est acyclique Contrainte OK en flot de données (Lustre / SCADE) et (hélas) quasi-obligatoire en synthèse de circuits Mais trop rigide en contrôle complexe !

29/01/ G. Berry, Collège de France / Inria Sophia Exemple naturellement cyclique (SW) input TOP_HORLOGE, INDICATEUR_ON ; relation TOP_HORLOGE # INDICATEUR_ON ; signal FIN, REARMEMENT in abort await TOP_HORLOGE ; emit FIN end when REARMEMENT || abort every INDICATEUR_ON ; emit REARMEMENT when FIN end signal TOP_HORLOGE # INDICATEUR_ON  FIN # REARMEMENT E. Ledinot, Dassault aviation, séminaire du 16/04/2013

Calcul de potentiels d’émission de signaux utilisant le développement explicite d’un automate, dépendant de l’état et de l’entrée 29/01/ G. Berry, Collège de France / Inria Sophia Analyse explicite fine (Gonthier, 1987) =>Accepte les programmes Dassault Mais deux inconvénients importants – pas de caractérisation simple des programmes acceptés iou rejetés – ne passe pas à l’échelle, comme toute génération id’automates déterministes Pb: trouver une solution pour Esterel v4 / v5

Partage de ressources  cycles combinatoires O = if C then F(G(I)) else G(F(I)) F G C C I O C /01/ G. Berry, Collège de France / Inria Sophia Sharad Malik, Analysis of Cyclic Combinational Circuits IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, VOL. 13, NO. 7, JULY 1994

Partage de ressources  cycles combinatoires O = if C then F(G(I)) else G(F(I)) cycle F G C C I O C /01/ G. Berry, Collège de France / Inria Sophia

Partage de ressources  cycles combinatoires F G C C I O C /01/ G. Berry, Collège de France / Inria Sophia

Partage de ressources  cycles combinatoires F G 1 O I C  1  O  if C then F(G(I)) else G(F(I)) 29/01/ G. Berry, Collège de France / Inria Sophia

Partage de ressources  cycles combinatoires F G 0 I O Le cycle ne pose ni problème logique, ni problème électrique ! C  0  O  if C then F(G(I)) else G(F(I)) 29/01/ G. Berry, Collège de France / Inria Sophia

29/01/ G. Berry, Collège de France / Inria Sophia Circuits séquentiels cycliques OK Allocateur de ressources round-robin cyclique (R. de Simone) ILD (Instruction Length Decoder)

29/01/ G. Berry, Collège de France / Inria Sophia Electricité  Logique constructive Hamlet : ToBe  ToBe or not ToBe ToBe Se stabilise électriquement à 1 pour certains délais des portes et fils, mais pas pour tous les délais ! Calcule 1 en logique classique mais pas en logique constructive (sans tiers exclu) ! Théorème (Mendler-Shiple-Berry), cours 26/03/2014 : électriquement stable pour tous délais  constructif

29/01/ G. Berry, Collège de France / Inria Sophia Anagramme renversante? Etre ou ne pas être, voilà la question ! Oui, et la poser n’est que vanité orale ! Anagrammes renversantes ou le sens caché du monde E. Klein, J. Perry-Salkow et M. Donatien Et bien non !

Partage de ressources  cycles combinatoires O = if C then F(G(I)) else G(F(I)) Trouvé correct par la sémantique constructive Pour F, G, H, etc, la version cyclique est linéaire mais la version acyclique exponentielle en taille F G C C I O C /01/ G. Berry, Collège de France / Inria Sophia

29/01/ G. Berry, Collège de France / Inria Sophia Propagation constructive : des faits ! emit x || if not x then emit y || if not y then emit z  x  1 must emit x || if not x then emit y || if not y then emit z  y  0 car les émetteurs de y ont disparu cannot emit x || if not x then emit y || if not y then emit z  z  1 emit x || if not x then emit y || if not y then emit z must

Interprétation : propagation pas à pas des valeurs – application directe des règles de la sémantique constructive – vrais cycles détectés à l’exécution 29/01/ G. Berry, Collège de France / Inria Sophia Implémentation Compilation / vérification par BDD / SAT – vérification de la constructivité en fonction des relations – d’entrées et des états atteignables – abstraction des données (mais calcul exact faisable en SMT) – production d’un circuit / logiciel acyclique équivalent – vérification dé l’équivalence avec un acyclique fait main – algorithmes malins (T. Shiple) mais chers en pratique – (passage à l’échelle non garanti) Beaucoup d’améliorations algorithmiques possibles

29/01/ G. Berry, Collège de France / Inria Sophia Autre causalité : la programmation réactive Interdire la réaction instantanée à l’absence Privilégier l’absence sur la présence retarder l’accès aux valeurs F. Boussinot, 1991 : Reactive C, SugarCubes L.Mandel, 2002 : Reactive ML  Tous les programmes ont une sémantique if X then emit X end  X absent if X then nothing else emit X end if X then emit X else emit X end else pause; emit X end

29/01/ G. Berry, Collège de France / Inria Sophia Trois questions brûlantes On ne peut pas se servir à fond du langage, car il rejette des programmes évidemment corrects pour erreur de causalité ! Tous les systèmes sur puce sont maintenant multi-horloges et utilisent le clock-gating. Quelle est votre offre en ce domaine? Nos évaluations par la R&D sont bonnes, mais pour passer en production il est impératif de traiter les ECOs. Comment faites vous cela?

29/01/ G. Berry, Collège de France / Inria Sophia Masquage d’horloge (clock gating) Habituellement vu comme économiseur d’énergie mais aussi utilisable en algorithmique HW En partie automatisé par pattern-matching HDL Pas vraiment dans le modèle RTL des circuits logique de masquage (FPGA, logiciel) 1 0 in out en Clock gater (ASIC) out en in

29/01/ G. Berry, Collège de France / Inria Sophia Instruction suspend suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp état de départ

suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp 29/01/ G. Berry, Collège de France / Inria Sophia Instruction suspend avec Susp absent état de départ action état d’arrivée

suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp 29/01/ G. Berry, Collège de France / Inria Sophia Instruction suspend avec Susp présent suspension état de départ état d’arrivée inchangé

29/01/ G. Berry, Collège de France / Inria Sophia Sémantique formelle de suspend E E' k s p' U p E E’ k p’ s p U s  E E O 1 s p U U / s  E même étatpas d’action nouvel étataction

29/01/ G. Berry, Collège de France / Inria Sophia K. Schneider : par symétrie, weak suspend E E' k s p' U p E p’ s p U s E E' max(k,1) s p U U p E E’ k p’ s  E s  E E’ k nouvel étataction même état

29/01/ G. Berry, Collège de France / Inria Sophia Instruction weak suspend weak suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp état de départ

weak suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp 29/01/ G. Berry, Collège de France / Inria Sophia weak suspend avec Susp absent action état de départ état d’arrivée idem suspend

weak suspend loop pause ; emit ?X <= pre(?X) + 1 pause ; end loop || loop pause ; emit next ?Y <= ?Y+1 ; pause ; end loop when Susp 29/01/ G. Berry, Collège de France / Inria Sophia weak suspend avec Susp présent état d’arrivée inchangé ! suspension, action

29/01/ G. Berry, Collège de France / Inria Sophia weak suspend immédiat par défaut, suspension ignorée au premier instant variante immédiate pour suspendre au premier instant weak suspend p when immediate S trap Done in loop trap Immediate in { p || if exp then exit Immediate end } exit Done end trap; pause end loop end trap

29/01/ G. Berry, Collège de France / Inria Sophia weak suspend  clock gating weak suspend p when Susp In Susp circuit de p  Out le clock gating devient un opérateur standard, avec une sémantique standard Il se compile soit par un vrai clock gating, soit par un multiplexeur (option du compilateur)

29/01/ G. Berry, Collège de France / Inria Sophia Circuits multi-horloges GALS M1M2 M3 h1h2 h3

29/01/ G. Berry, Collège de France / Inria Sophia Horloge rapide fictive M1M2 M3 h1 h2 h3 weak suspend

29/01/ G. Berry, Collège de France / Inria Sophia Esterel multi-horloges multiclock Multi : input {h1, h2, h3} : clock ; input I, J, K ; output X, Y, Z ; { run M1 [ clock h1 ] || run M2 [clock h2 ] || run M3 [clock h3 ] } end multiclock -- horloges dérivées signal h4, h5 : clock in sustain { h4 <= h1 if I, h5 <= mux(J, h2, h3) } ||... } end signal Sémantique mathématique, ASIC multi-horloges FPGA / logiciel par weak suspend, vérification formelle

29/01/ G. Berry, Collège de France / Inria Sophia Trois questions brûlantes On ne peut pas se servir à fond du langage, car il rejette des programmes évidemment corrects pour erreur de causalité ! Tous les systèmes sur puce sont maintenant multi-horloges et utilisent le clock-gating. Quelle est votre offre en ce domaine? Nos évaluations par la R&D sont bonnes, mais pour passer en production il est impératif de traiter les ECOs. Comment faites vous cela ?

29/01/201437G. Berry, Collège de France / Inria Sophia Micro-architecture Architecture Circuits Design logique RTL DFT (testabilité) Placement  Routage Masks$ 1,000,000 Chips ESTEREL V7

29/01/ G. Berry, Collège de France / Inria Sophia Micro-architecture Architecture Circuits Design logique RTL DFT (testabilité) Placement  Routage Masks$ 1,000,000 Chips ESTEREL V7 modif source resynthèse ECO  formellement ! Correction de bug trouvé sur le circuit

29/01/ G. Berry, Collège de France / Inria Sophia Traçabilité en HDL des noms Esterel 317 : A PauseReg_state1_0_ : emit A <= B Status_A_S12_0 := Go_521_0 and Status_B_S5_1 annotation source fonction pointeur source Ce type de traçabilité est indispensable pour la certification du compilateur SCADE

29/01/ G. Berry, Collège de France / Inria Sophia ECO d’automate : ajout d’une transition Next (state) = Stay (state) or Enter (state) modifier la condition Stay de l’état source modifier la condition Enter de l’état cible

29/01/ G. Berry, Collège de France / Inria Sophia Modification Stay état source and not (PauseReg_BAD1_53_0 -- do not take new transition and tx_adv and prim_pmreq_det) PauseRegIn_BAD1_53_0  Go_51_0 -- old next (BAD1)

29/01/ G. Berry, Collège de France / Inria Sophia Modification Enter état cible or (PauseReg_BAD1_53_0 -- in BAD1 and (tx_adv and prim_pmreq_det) -- trigger true and not phy_ready_deasserted -- do not go to IDLE state and not Status_movePrim_S15_0); -- do not go to BAD2 state PauseRegIn_BAD3_37_0 := Go_35_0 -- old next (BAD3)

.... car le circuit généré par Esterel est très optimisé ! Analogie: patcher l’assembleur engendré par gcc –O4 29/01/ G. Berry, Collège de France / Inria Sophia Mais ce n’est pas si simple.... logique combinatoire circuit original registres d’état

29/01/ G. Berry, Collège de France / Inria Sophia Mais ce n’est pas si simple.... logique combinatoire optimisation conjointe logique / registres H. Touati E. Sentovich H. Toma registres d’état réencodés.... car le circuit généré par Esterel est très optimisé ! Analogie: patcher l’assembleur engendré par gcc –O4 registres d’état

Rendre l’optimisation réversible (peu de perte) Reconstruire les objets manquants si nécessaire 29/01/ G. Berry, Collège de France / Inria Sophia La bonne méthode

29/01/ G. Berry, Collège de France / Inria Sophia Mais ce n’est pas si simple.... logique combinatoire optimisation conjointe logique / registres H. Touati E. Sentovich H. Toma.... car le circuit généré par Esterel est très optimisé ! Analogie: patcher l’assembleur engendré par gcc –O4 registres d’état

29/01/ G. Berry, Collège de France / Inria Sophia Mais ce n’est pas si simple.... logique combinatoire optimisation conjointe logique / registres H. Touati E. Sentovich H. Toma registres d’état réencodés.... car le circuit généré par Esterel est très optimisé ! Analogie: patcher l’assembleur engendré par gcc –O4 registres d’état

Rendre l’optimisation réversible (peu de perte) Reconstruire les objets manquants si nécessaire Finir l’ECO de façon standard (toujours difficile) Prouver formellement la correction finale nouveau source  nouveau circuit patché 29/01/ G. Berry, Collège de France / Inria Sophia La bonne méthode Ce traitement des ECOs est indispensable pour tout circuit en production... mais peu connu dans la recherche académique

Pour toute équipe de design, on crée une équipe de vérification Qui est jugée sur le nombre de bug qu’elle trouve Mais les designs ont bien moins de bugs: – langage plus clair et formel – simulation de haut niveau – vérification formelle très tôt dans le cycle 29/01/ G. Berry, Collège de France / Inria Sophia Effets de bords inattendus  l’équipe de vérification se plaint d’être mal jugée à cause de l’équipe de design! Pas facile de convaincre le management qu’il y gagne au total !

Quand on a de vrais clients, on ne peut rien mettre sous le tapis Ils sont très exigeants, et ont raison de l’être Les problèmes qu’ils rencontrent sont souvent plus durs et surtout plus gros que ceux que les chercheurs se posent eux-mêmes Et les résoudre demande de la vraie recherche ! 29/01/ G. Berry, Collège de France / Inria Sophia Conclusion Faire semblant de résoudre les problèmes d’un coup de hack se paye toujours cher par la suite. Seule l’approche scientifique est vraiment pérenne.

29/01/ G. Berry, Collège de France / Inria Sophia Références (voir page personnelle) The Constructive Semantics of Esterel G. Berry. Livre web, 3.0, Constructive Boolean Circuits and the Exactness of Timed Ternary Simulation M. Mendler, T. Shiple et G. Berry Formal Methods in System Design, Vol.40, No.3, pp , Springer (2012) Clocking Schemes in Esterel L. Arditi, G. Berry, M. Kishinevsky et M. Perreaut Proc. Designing Correct Circuits DCC'06, Vienna, Austria Late Design Changes (ECOs) for Sequentially Optimized Esterel Designs L. Arditi, G. Berry et M. Kishinevsky Proc. Formal Methods in Computer Aided Design (FMCAD'04), Austin, Texas, USA Reactive C: An Extension of C to Program Reactive Systems F. Boussinot Software Practice and Experience, 21(4), avril 1991, pp