DHCAL DHCAL La collaboration EDHCAL La collaboration EDHCAL Le projet DHCAL Le projet DHCAL Activités détecteurs Activités détecteurs Activités électroniques Activités électroniques Activités acquisitions Activités acquisitions Tests sur faisceau Tests sur faisceau Perspectives Perspectives I.Laktineh

EDHCAL EDHCAL Une collaboration européenne : Calice: CIEMAT, IPNL, LAL, LAPP, LLR, IHEP SACLAY, Louvain? Détecteur : IHEP,IPNL,LAPP,SACLAY Electronique : IPNL,LAL Acquisition : IPNL,LAL,LAPP,LLR Mécanique : CIEMAT,IPNL,LAPP,LLR Coordination : IPNL

GRPC : produits par IHEP 8X8 pads, 8X32 pads, 1m2 Epaisseur totale <6 mm Epaisseur totale <6 mm Segmentation fine Segmentation fine Les GRPC ne souffrent pas des problèmes Les GRPC ne souffrent pas des problèmes de RPC-bakélite de RPC-bakélite Le mode avalanche permet d’avoir un taux Le mode avalanche permet d’avoir un taux plus élevé que celui du mode streamer plus élevé que celui du mode streamer ( HZ/cm2 contre 1-5 HZ/cm2) ( HZ/cm2 contre 1-5 HZ/cm2) Détecteurs HV Signal Graphite Resistive plates Gas Pick-up pads

Activités à l’IPNL: Activités à l’IPNL: Efficacité, X-talk, homogénéité Efficacité, X-talk, homogénéité Etude de nouveau mélange de gaz Etude de nouveau mélange de gaz (Isobutane->CO2) (Isobutane->CO2) Collaboration avec IHEP pour Collaboration avec IHEP pour la conception et la construction d’une la conception et la construction d’une GRPC de grande dimension (> m2) GRPC de grande dimension (> m2) Détecteurs

1 m2 RPC déjà réalisé par IHEP anode glass :0.5 mm, cathode glass; 0.8 mm, 1.2 mm gas gap, 6 mm diam. spacers Le défi est d’aller au delà de 1 m2

µMEGAS : Détecteurs or pads Segmentation fine Taux de comptage très élevé Epaisseur < 6 mm

Standard mesh Image Transfer + Copper Etching Polyimide Etching + Cleaning EST-DEM R. De Oliveira Frame Gluing Raw Material Bulk mesh+PCB interdependent robustness, large area, uniformity, industrial process… Détecteurs

D. Fougeron Griller la poussière! Réduire les décharges durant la prise de données F. Peltier Activités au LAPP Mesh : 325 LPI, spacers: hauteur: 120 m, diamètre: 300 m 96 pads : 0.98x0.98 cm 2, avec 200m entre les pads PCB routage soigneux pour réduire le X-talk (4 couches) Couvert de Stainless Steel avec des trous (X-rays) Cathode en cuivre 5m Assemblage en salle propre

X-ray source: 55 Fe Trigger par le mesh (preamp+discri) Readout (subatech) V mesh = 420V V cathode =470V E drift = 167V/cm T2K(même techno) FWHM = 26% Peak = 700 ADC cnts = 996 mV = 277 fC  Gain = ~7700 Sigma = 73.5  10.8% FWHM=25.5% Futur Homogénéité Stabilité % pression … Différents mélange de gaz, Efficacité Construction de détecteur de large surface Entries ADC count all pads: 96 entries for each trigger escape peak A. Espargilière pedestal X-ray keV

 vers un micromegas de 1m 2 Micromegas 12X 32 cm2 Readout Gassiplex

E lectronique Le DHCAL pour ILC est un détecteur à segmentation fine >25 millions de voies électronique. L’ASIC envisagé doit être : à faible consommation (<10 µW/voie) semi-digitale (2-3 seuils) pour une mesure plus précise à grande énergie rapide (< 100 ns) Capable de stoker les événements durant un train de données ILC bon marché

HaRDROC1 LAL en collaboration avec (IPNL+LLR) 64 voies. Digital/analogique output. Faible consommation, power pulsing. Mémoire digitale permettant de stoker 128 événements. GRPC (seuil 10 fc,µMEGAS?) Déjà produit et testé E lectronique En dévéloppement à l’IPNL 64 voies (pré-empli de charge) Digital output. Faible consommation, power pulsing. Mémoire digitale pour stoker 8 événements. µMEGAS (seuil # 2 fc) Déjà produit et actuellement testé

R.Gaglione

Opera-DAQ Carte de test

R.Gaglione fonctionnel

18 VFE ASIC Data ADC I/O Buffer FE-FPGA BOOT CONFIG Data Format Zero Suppress Protocol/SerDes FPGA Config/Clock Extract Clock Bunch/Train Timing Config Data Clk Slab FE FPGA PHY Data Clock+Config+Control VFE ASIC Conf/ Clock VFE ASIC VFE ASIC VFE ASIC RamFull Analog output DIF USBUSB SCSISCSI Acquisition

Réalisation de détecteurs à 8X32 pads instrumentés Objectifs : Valider l’électronique digitale pour le HCAL Valider l’électronique digitale pour le HCAL Etudier les différents détecteurs en faisceau Etudier les différents détecteurs en faisceau 8X32 pads pour un détecteur RPC/µMEGAS8X32 pads pour un détecteur RPC/µMEGAS PCB à 6/8 couchesPCB à 6/8 couches 4 HARDROC4 HARDROC Readout USB + FPGAReadout USB + FPGA Acquisition digitale et analogiqueAcquisition digitale et analogique

PCB à 8 couches, épaisseur 800 µ avec des vias enterrés 8X32 pads de 1 cm2 chacun et 500 µ de séparation X-talk (<0.3 %)

Activités de readout (LLR) –Firmware + Software (interface library) –Chargement des paramètres des chips (à partir d'un fichier/flux) & vérification –Gestion des modes d'acquisition (manuel, interne) & adaptation pour les cosmiques & test beam (trigger externe) –Séquençage: Lecture des données Numériques Analogiques Acquisition

Lecture numérique –Jusqu'à 128(-1) trigger par chip avec timestamp –Pour TB & cosmique: ref. donnée par trigger externe -Interface DAQ: DLL ←→ LabWiew (IPNL) Lecture analogique interface avec la DAQ UK: Définitions des commandes de contrôle / lecture par socket

Tests sur faisceau Une fois le debug du système d’acquisition numérique et analogique complété, les cartes électroniques seront associées à des détecteurs GRPC/µMEGAS 6 GRPC déjà disponibles IHEP 1-2 µMEGAS en construction IPNL-LAPP-CERN 1 µMEGAS (readout avec gassiplex) Un setup est déjà construit pour accueillir ces détecteurs (IPNL) Ensuite: Exposition aux cosmiques Exposition au faisceau (DESY/CERN) L’analyse des données de ces tests consistera un point essentiel pour aller plus loin dans ce développement

Perspectives DHCAL En 2008 Construire des détecteurs (GRPC/µMEGAS) de grande taille (>1 m2) équipés de l’électronique développée par les labos de l’IN2P3 avec un système DAQ à l’ILC. Comparer les performances des détecteurs avant de choisir celui qui va être utilisé pour la construction du prototype technologique

Perspectives DHCAL Les problèmes à résoudre Détecteurs Construire des chambres >1 M2 avec peu de zones mortes et des PCB très minces dont la dimension est inférieure à celle du détecteur. Electronique+Readout Structure modulaire et compatible avec l’exigence d’un volume extrêmement faible. Profiter de l’expérience de la carte à 4 chips pour le passage à N chips. Les discussions entre les différents labos ont commencé et des tentatives de R&D ont démarré (cf. présentation de Julie)

Perspectives DHCAL En Construction de prototype (projet ANR blanc) 70X70X100 cm3 avec 40 plans de détecteurs+absorbeurs Une étude sur la structure mécanique a bien commencé (LLR,LAPP,IPNL,CIEMAT) Une idée attractive : Le prototype peut être le module0? La structure proposée par H.Videau est en discussion

Conclusion Une première étape a été franchie dans la vie de cette nouvelle collaboration La collaboration étroite entre les groupes français est un atout considérable L’année prochaine sera une année décisive L’ANR ne nous laisse plus le choix: Nous devons réussir

Grand Merci à C. Adloff et al. (LAPP) V.Boudry et al. (LLR) Ch.de La Taille et al (LAL)