Systèmes à microprocesseur Les mémoires Laurent JEANPIERRE <laurent.jeanpierre@unicaen.fr> D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3 Département Informatique

Département Informatique Contenu du cours Introduction, définitions Types de mémoires Principales caractéristiques Décodage d’adresses Cas particulier : la mémoire cache Département Informatique

Département Informatique Introduction Mémoire = dispositif de stockage Enregistre de l’information Restitue à la demande cette information Différentes formes de stockage Numérique (Circuits intégrés, CDROM,…) Analogique (Cassettes, Disques durs, …) Ce cours s’intéresse aux mémoires à semi-conducteurs. (Circuits intégrés) Département Informatique

Les mémoires numériques Plus petite information stockable : 1 bit  notion de case mémoire 2 grandes catégories de mémoires : Accès aléatoire : Chaque case mémoire est utilisable séparément Notion d’adresse mémoire Accès sériel : (mémoires séquentielles) Accès aux cases mémoires séquentiellement Pas d’adresse utilisée Département Informatique

Département Informatique Contenu du cours Introduction, définitions Types de mémoires Principales caractéristiques Décodage d’adresses Cas particulier : la mémoire cache Département Informatique

Département Informatique Types de mémoires Mémoires au silicium Mémoires vives Mémoires mortes ROM PROM RAM statiques RAM dynamiques Fusibles bipolaires EPROM EEPROM Département Informatique

Département Informatique Les mémoires mortes Lecture seule par le processeur Maintien de l’information hors tension Read Only Memory : programmée en usine Programmable ROM : programmée par l’utilisateur une seule fois Erasable PROM : programmable et effaçable (rayons UV) par l’utilisateur Electrically EPROM : EPROM effaçable par un courant électrique Département Informatique

Département Informatique Les mémoires vives Lecture/Écriture par le processeur Non permanence des informations (mémoire volatile) Random Access Memory : mémoires à accès aléatoire (à la demande) Statiques : information maintenue spontanément sous tension Dynamiques : information maintenue par rafraîchissement (balayage régulier de toutes les cases mémoires) Département Informatique

Autres mémoires en lecture/écriture Magnetic Bubble Memory : mémoire de masse non volatile. Utilise des « bulles magnétiques » (Plus utilisées) Mémoires séquentielles First In First Out : mémoires gérées en file; premier bit écrit, premier bit lu. First In Last Out : mémoires gérées en pile; premier bit écrit, dernier bit lu. Département Informatique

Département Informatique Types de DRAM De nouvelles versions régulières Fast Page Mode : les barrettes des 486 Extensed Data Out : premiers Pentiums Burst EDO : cousine de l’EDO Synchronous DRAM : années 2000 synchronisation avec horloge du mP Double-data-rate DRAM : SDRAM à cadence double (2 fronts) Error Correction Code : SDRAM ou DDRAM à correction d’erreurs (cf. codes correcteurs) RamBus : Mémoires à haute vitesse 600-800 MHz Département Informatique

Département Informatique Contenu du cours Introduction, définitions Types de mémoires Principales caractéristiques Décodage d’adresses Cas particulier : la mémoire cache Département Informatique

Principales Caractéristiques Capacité : Nb de bits stockés par la mémoire. Toujours un multiple d’une puissance de 2 Organisation ou matrice : Longueur de la plus petite information adressable. Octet (Byte) : 8 bits Mot (Word) : 16 bits Double Mot : 32 bits Etc. … Capacité = <Nb adresses> * Matrice Ex : 1kMot = 16kbits. Département Informatique

Principales Caractéristiques (2) Temps (timings) Écriture : délai entre la présentation des données et leur mémorisation réelle. Lecture : délai entre la présentation de l’adresse et la disponibilité des données Accès : en général, la moyenne des temps de lecture et d’écriture Cycle : si lecture destructive, somme des temps de lecture et de réinscription (même adresse) Consommation : puissance nécessaire à une opération (≠ selon repos ou lecture/écriture) Département Informatique

Département Informatique Contenu du cours Introduction, définitions Types de mémoires Principales caractéristiques Décodage d’adresses Cas particulier : la mémoire cache Département Informatique

Département Informatique Espace mémoire 1 mP 1 bus adresses (taille A1) 1 bus données (taille D1) 1 circuit mémoire 1 bus adresses (taille A2) 1 bus données (taille D2) Exemple : A1 = 24 bits, D1 = 16 bits Espace mémoire = 224 adresses ≠ (16 millions) Capacité mémoire = 224 *16 bits (32Mo) Problème : A2 = 20 bits, D2 = 8 bits (1Mo) Département Informatique

Département Informatique Décodage d’adresses Distribuer Espace d’adressage  Plusieurs Circuits Ex : A1 = 24 bits, D1 = 16 bits (32 Mo) A2 = 20 bits, D2 = 8 bits (1 Mo)  2 circuits pour chaque adresse  24 paires de circuits  1 décodeur d’adresses Département Informatique

Département Informatique Synoptique mP Contrôle Décodeur … Carte 3D Clavier Réseau Adresses Mémoire 2 Mémoire 1 Données Département Informatique

Département Informatique Décodeur d’adresses On peut utiliser : Portes logiques standard / PAL Logique combinatoire Décodeurs Ex précédent : 4 bits  16 lignes Comparateurs 1 motif d’adresse  1+ circuits mémoires PROM 1 adresse  1 motif de circuits mémoires Département Informatique

Département Informatique Contenu du cours Introduction, définitions Types de mémoires Principales caractéristiques Décodage d’adresses Cas particulier : la mémoire cache Département Informatique

Département Informatique Principe général Théorie de la localité Les instructions se suivent (en général) Les données sont rangées ensemble (idem) Idée : Charger en mémoire les parties utiles  Peu de mémoire  Gros programmes Département Informatique

Département Informatique Principes financiers Mémoire rapide = coût élevé (€) Beaucoup de mémoire lente Peu de mémoire rapide En pratique : DRAM : Plus de 5 ns (5.10-9 secondes) Environ 200 MHz SRAM : Moins de 1 ns Plusieurs GHz Département Informatique

Hiérarchie des mémoires Cache L1 Dans le mP, ultra rapide, très chère Cache L2 SRAM, souvent dans le mP Cache L3 SRAM, hors du processeur RAM classique DRAM Disque dur Bande magnétique Très bon marché, vraiment lente Objectif= coût bande magnétique + vitesse L1 Département Informatique

Département Informatique Post-Scriptum Tendance actuelle : Architecture hybride Von Neumann pour la mémoire (Hors processeur) Harvard pour le cache (Dans processeur)  accès parallèle instruction & donnée  encore plus de vitesse Département Informatique

Département Informatique Les mémoires en image Département Informatique