Electronics status (ASPIC & CABAC) P. Antilogus, P. Bailly, P. Barrillon, S. Baumont, M. Dhellot, J. Jeglot, C. Juramy-Gilles, H. Lebbolo, D. Martin, M.

Slides:



Advertisements
Présentations similaires
ASPIC Front-end CCD Readout Circuit For LSST camera
Advertisements

1 Journées VLSI/IN2P3 au CPPM du 11 au 13 Juin 2014 Large Synoptic Survey Telescope: “the widest, fastest, deepest eye of the new digital age”… CABAC :
1 ActivitésMicroélectroniques sur LSST Hervé Lebbolo pour le groupe LSST électronique LAL / LPNHE Hervé Lebbolo - Journées VLSI - Lyon - 07/06/2012.
1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.
05/03/2009JP BRASILE1 Modulateur de nouvelle génération 5 mars 2009.
Imotep : un circuit intégré pour l’imagerie TEP du petit animal V. BEKAERT, N. CHEVILLON, X. FANG, C. FUCHS, J. SAHR, R. SEFRI, J. WURTZ, D. BRASSE.
Réunion de suivi du 8 décembre 2011  Dernières nouvelles  Mini-tiroirs  Electronique front-end  Dernières nouvelles  Mini-tiroirs  Electronique front-end.
The relationship between the different FEB projects The first MainBoard and its Processing DaughterBoard will be developed for 3-in-1, but keeping the.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
Développements Techniques sur EASIER Hervé LebboloÉlectronique EASIERBiennale du LPNHE septembre Mécanique : P. Repain Électronique : J. David,
Electronique Analogique
COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
Electronique Analogique
Shiming.DENG – LAL – Juin , 2010 Circuit de lecture pour Hodoscopes Shiming DENG.
AMPLIFICATEUR DE BOUCLE
Réalisé par Scandinova Type modulateur: K2-2 Coût d’environ 1 M€
Activités techniques DAMIC Dark Matter In CCD
Réunion carte(s) HVPA+ interface
Contre-réaction et amplificateurs opérationnels
Composants électroniques élémentaires
Etude du signal de la calibration de l'électronique
Point sur l’avancement des travaux
SyncoTM Présentation Juillet 03.
Point sur l’avancement des travaux
1 Virtex-5 FXT 100 FPGA/KIT ML523
Circuits Omegapix2 (2D et 3D)
S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer
Electronique générale 1ère année
Étude de dispositifs SiPM pour la résolution temporelle
Evaluation de l'UE TICE 1 TRANSMISSION DES DONNEES INFORMATIQUES SABATIER Fabienne 1ère année de sciences du langage/sciences de l’éducation.
Plan du cours Introduction : création de circuits
Réunion ECLAIRs Sélection des modules XRDPIXs
Électronique FE associée aux détecteurs semi-con
Illumination du Plan Focal pour le Cryostat d’EUCLID
Programme des actions à mener dans l’option du Démonstrateur
Résumé des tests des circuits FATALIC 1 et 2 menés au LPC
Nom Fonction JuiceMagIC
Circuit de lecture pour Hodoscopes
 Introduction L’électrotechnique et l’électronique de puissance ont leur place dans les fonctions de traction/freinage dynamique et les auxiliaires associés.
LE FILTRAGE ANALOGIQUE. Définition : La fonction filtrage sert à assurer la suppression des signaux de fréquence non désirée. Il existe deux types de.
Evaluation de l'UE TICE 1 TRANSMISSION DES DONNEES INFORMATIQUES SABATIER Fabienne 1ère année de sciences du langage/sciences de l’éducation.
Phase-Locked Loop Design S emiconducto r S imulation L aboratory Phase-locked loops: Building blocks in receivers and other communication electronics Main.
Développement et test de l’ASPIC
General Electronics for Time Projection Chambers: Asic-Adc board
Les upgrades LHC au pole MicRhAu Nicolas Pillet pour le pole MICRHAU
Communications séries synchrones
Communications séries synchrones
S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer
Bancs DAQ.
Problématique de l’énergie
1 PROJET D’INFORMATIQUE les composants de l'ordinateur Gammoudi Rayéne 7 B 2.
TGV Trigger Générique Vme Face avant Tri d’événements de physique
Contre-réaction et amplificateurs opérationnels
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Introduction Objectifs du cours Évaluation Références Matière du cours: - Techniques modernes.
BUFFER CIRCULAIRE Meryem EL BAKRI. PLAN Introduction Buffer circulaire Fonctionnement.
Cryogénie Equipement commandé adaptations en cours Raccords N2L
Notice Clair et concis valent mieux que fouillis et détaillé
R&D TDC : mesure de temps à 10 ps ajustable
09 Septembre M 2 M 3 J 4 V 5 S 6 D 7 L 8 M 9 M 10 J 11 V
DMX 512 Eclairage de scène. Plan du cours I.Le DMX, qu'est-ce que c'est ? 1.Avant le DMX II.La norme DMX III.Fonctionnement du DMX 1.DMX ? 2.DMX, liaison.
Source RF de ThomX Linac.
CHAPITRE IV : AMPLIFICATEUR DIFFERENTIEL Electronique Analogique A. Aouaj.
CHAPITRE VI : AMPLIFICATEUR OPERATIONNEL Electronique Analogique A. Aouaj.
Réaliser par: Ounis Nassim Salah Ilhem Khammouma Hanen Encadré par: Mr. Bel Haj Habib Mr. Ben romdhane Mahmoud.
Transcription de la présentation:

Electronics status (ASPIC & CABAC) P. Antilogus, P. Bailly, P. Barrillon, S. Baumont, M. Dhellot, J. Jeglot, C. Juramy-Gilles, H. Lebbolo, D. Martin, M. Moniez, S. Russo, D. Terront, V. Tocut, P. Vallerand LSST – France – Montpellier – 7-8 Avril 2015

Plan Introduction Historique Nouvelles d’ASPIC Nouvelles de CABAC Avenir 2LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

Rappel La caméra sera formée de 21 RAFT. Chacun contenant 9 CCD de 16 voies (3024 voies d’électronique) et 3 REB (Raft Electronic Board) 2 ASICs sont utilisés: ◦ ASPIC (Analogue Signal Processing Integrated Circuit). 6/REB. Il a pour fonction d’amplifier les signaux analogiques provenant des 16 sorties de chaque CCD. CABAC (Clocks And Biases ASIC for CCD). 6/REB. Il a pour rôle de fournir l’alimention (OD) de l’étage de sortie du CCD, les polarisations (RD, OG, GD), les horloges parallèle (4) et série (4) Specs: ◦ Fonctionnement à 173 °K (-100 °C) ◦ Lecture des CCD à 550 kHz ◦ Consommation : 25 mW/ch ◦ Bas bruit (2 e-) et diaphonie (0.01 – 0.05%) ◦ Linéarité de 0.5% 3LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

Historique ASPIC (AMS CMOS 0.35µm 5V, C35B4): ◦ ASPIC1: Design fin 2006 – début 2007, soumission fin juillet Tests à partir de fin ◦ ASPIC2: Design printemps 2008, soumission fin octobre Tests à partir de début 2009 ◦ ASPIC3: Design fin 2012 – début soumission en mai Tests à partir de septembre ◦ ASPIC4: Design deuxième moitié 2014, soumission octobre Tests à partir de mars CABAC (AMS CMOS 0.35µm 50V, H35B4D3): ◦ CABAC0: Design fin 2011 à avril Soumission avril Tests à partir de septembre ◦ CABAC1: Design de juillet 2013 à avril Soumission fin avril Tests à partir de l’automne ◦ CABAC2: Design de décembre 2014 à février soumission en février Attendu début mai pour tests intensifs. 4LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

ASPIC 3 Principales évolutions par rapport à ASPIC2: ◦ Augmenter la dynamique d’entrée à 250keˉ (implémentation d’une gamme de gain de 1.4 à 6 gain pour fonctionner avec les 2 types de CCD : E2V & ITL) ◦ Réduire le niveau de bruit à 13µV de porte d’intégration ◦ Permettre une fréquence de lecture de 100kHz à 1MHz ◦ Réduire le crosstalk Performances conformes aux specs 5LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon Spec nominalesRésultats Puissance 173K 25mW 25mW (with extra bias) (2mW in idle mode) Linéarité0.5%0.1% 173K13µv11.7µV Crosstalk 0.05% max (0.01% goal) <0.02%

ASPIC 4 Evolutions par rapport à ASPIC3: ◦ Correction bug mineur (gain intégrateur) ◦ Amélioration couplage substrat entre les voies 40 puces ont été reçues début mars Aucun comportement anormal observé sur toutes les puces (12) testées jusqu’à présent. La constante d’intégration RC a été corrigée par rapport à ASPIC3. Elle peut être ajustée finement autour de 500 ns (baseline de LSST) pour optimiser la plage d’entrée et le bruit 6LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

CABAC0 Développé avec le CCD E2v comme référence. Première puce IN2P3 dans cette techno (AMS CMOS 0.35 µm 50 V) Les tests ont montré que le chip était fonctionnel, avec ses principales caractéristiques satisfaisantes. 7LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon ~ 6*6 mm² Carte FPGADaughter boardFE board Novembre – Décembre 2014 : tests de 30 puces : Toutes ok Bonne homogénéité Envoyées aux US pour installation sur REB

CABAC1 Motivations: améliorer les performances et être compatible avec les 2 types de CCD (E2v et ITL) Evolutions par rapport à CABAC0 : ◦ Augmentations du courant de sortie des horloges séries (16mA à 60 mA) et parallèles (300mA à 400 mA) ◦ Réduire le crosstalk (optimisation du layout et ajout d’anneaux de garde) ◦ Implémenter une fonction de “sécurité” pour assurer une procédure de mise sous tensions des références ◦ Fournir des tensions négatives au CCD “ITL” ce qui implique de polariser en négatif le substrat du chip Quasiment un nouveau proto Les tests menés fin d’année 2014 ont montré que le chip est fragile/sensible : ◦ séquences complexes d’ON/OFF des alims (8 différentes) ◦ ODs et Bias ne doivent pas être réglés à des valeurs trop distantes de VddOD (  V>30 V) et restés en mode haute impédance trop longtemps Néanmoins, en prenant les précautions qu’il fallait, des mesures intensives ont pu être faites et ont permis de diagnostiquer complètement le chip et ainsi enchainer rapidement sur le design de CABAC2. 8LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

CABAC1 9 Sur les puces fonctionnelles, les horloges marchent.

CABAC2 Evolutions par rapport à CABAC1: ◦ Suppression du mode haute impédance ◦ Rajout d’une pin pour séparer l’alimentation des clocks et des OD/bias (au cas où ces derniers ne soient pas utilisés) ◦ Modification de la sécurité (externalisée) ◦ Modification des schémas des OD et biases ◦ Diminution du nombre de transistors sur les clocks parallèles ◦ Evolution des multiplexeurs (ampli et buffer redimensionnés mais besoin d’un buffer externe pour gérer le câble) Réception prévue pour début mai ou avant (ASICs produits et en route pour encapsulation) 10LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

Plan pour l’avenir Tests ASPIC4: 1.caractérisation de la puce sur banc 2.40 puces à tester 3.Tests à froid (-100°C) Tests CABAC2: ◦ Tests intensifs dès réception ◦ Tests à froid (-100°C) Intégration ASPIC et CABAC sur une REB. Tests avec CCD Tests à froid CABAC0 (puis ASPIC4 et CABAC2) – en cours 11LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon

Banc de tests à froid LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon12

BACK-UP SLIDES LSST – France – Montpellier – 7-8 Avril Electronics - P. Barrillon13

Charge Coupled Device : système à transfert de charges Matrice CCD pour la caméra de LLST Dimension total de la matrice : 41.9 mm x 42.0 mm Nombre de pixels : 4096 (H) x 4004 (V) ≈ 16M Taille du Pixel : 10 µm², 4 phases Nombre de sorties : 16 Gain typique : 5 µV/électron Capacité totale de électrons Facteur de remplissage : 93% Fréquence typique de lecture : 550kHz Registre de sortie 3-phases Puissance dissipée par amplificateur : 17 mW Puissance dissipée totale de la matrice : 350 mW 2 fournisseurs de CCD possibles: e2v ITL 16 segments de 512 x 2002 pixels Prix ~200k$

OD &Biasese2v CCD250ITL/STA1920AHPK S exposereadouterase Back substrateBS-70BB-10VBB50300,2 Front substrateFS0SUB0VGR000 GuardGD30SC Output DrainVOD30OD27VOD Output GateVOG2OG-2VOG-5 Reset DrainVRD18RD15VRD Test inject source----VISV Test injectgate----VIGV000 ClocksHILOHILOHILO erase Parallel Serial100, Reset Gate Summing Well Transfer Gate Capacitances (estimated) Parallel per phase64nFunavailable25nF(2K x 1K device) Serial per phase320pFunavailable50pF RGunavailable 10pF SW----10pF TG pF CCD de référence de CABAC0 Caractéristiques des CCD TensionFrequencyLoad Clock front Peak Current Requested Parallel Clock V1kHz64 nF~2  s0.30 A

ASPIC: quel type de signaux à traiter? Signal de sortie d’un CCD = signal de faible niveau (~6µV / e-)  chaque photo-électron produira seulement quelques µV. Etage de sortie d’un CCD Niveau de bruit trop élevé ! Bruit de Reset lié à la capacité du CCD à T=173K : La technique de l “Integration double rampe” est une alternative pour soustraire ce bruit…

CCD Reset ASPIC Reset CCD Output Integration Time Tint Isolation Time ADC S/H Dual Slope Integration sequence One of the 2 differential channel output Ramp Down (integrate noise) Ramp Up (integrate signal + noise)  Vitesse de lecture des CCD : 550kHz avec T read ~ 2  s/pixel → Tint=500ns et S = 5  V/e Intérêt : soustraction du bruit de reset et du niveau DC du CCD ASPIC: Integration double rampe en e- Pour Tint=500ns : En accord avec la vitesse de lecture des CCD : 550kHz

ASPIC : schéma de principe  3 gains programmable: 2.5 – 5 – 7.5  Prise en compte de la dispersion de gain dans les CCD  3 constantes d’intégration programmables: 500ns – 1µs – 1.5µs  Prise en compte de timing différents  mode repos: réduction de la puissance consommée d’un facteur 1000 pendant les temps d’exposition Integrators Input amp Single ended to diff

CCD FPGA -12V typical GND(0V) spi / lvds FS Front Substrat od, bias, clock Mux translate Buffer + ADC Level shift Bgnd CABAC1 Les cellules analogiques standard (DAC) doivent être connectées au substrat du chip Besoin de translation entre la logique de commande et les cellules analogiques CABAC1 : des signaux négatifs à générer… polarisation négative du substrat

CABAC: Clock And Bias Asic for CCD Signaux délivrés par CABAC : Alimentations de tensions continues (Output Drain & Biases): –2 OD : 10 bits pour des niveaux programmable de 100 mV à 46 V, 16 mA sur une charge de : 100 Ω +.1µF –1 RD : 10 bits pour des niveaux programmable de 100 mV à 46 V, sur une charge de 1k Ω +.1µF –1 GD : 10 bits pour des niveaux programmable de 100 mV à 46 V, sur une charge de 1k Ω +.1µF –1 OG : 10 bits pour des niveaux programmable de 100 mV à 46 V, sur une charge de 1k Ω +.1µF Horloges : –4 parallèles: 8 bit pour la programmation du courant jusqu’à 400mA sur Δ V = 20V max –3 séries et un Reset Gate: 8 bit pour la programmation du courant jusqu’à 60mA max Programmation du chip par bus SPI