Fabrice BOUQUET DEUG 2ème Année Architecture Systèmes et Réseaux Fabrice BOUQUET DEUG 2ème Année

Représentation de l’information Temps Tension 1 Electronique : 0 1 0 0 4 23 22 21 20 1 0 1 1 B = 11 23 22 21 20 Informatique : Humain : Binaire = {0,1 Hexadécimal = {0, 1 … 9, A, B, C, D, E, F Caractère = American Standard Code for Information Interchange ‘A’ = 97, ‘1’ = 49, ‘!’ = 33

Algèbre de Boole (1850) Espace : { 0, 1 • Deux lois de compositions internes : ,  AB = AB AB =  (AB ) A B = (AB ) AB = (A  B) (A  B) AB = (AB) (A  B) C A B C A B C A A C B B C A C A

Propriétés de l’algèbre Associativité (AB) C = A (B) C) (AB) C = A (BC) Commutativité AB = BA AB = BA Distributivité A (BC) = (AB)  (AC) A (BC) = (AB)  (AC) Loi d’Identité A0 = A A1 = A Loi du 0 et 1 A1 = 1 A0 = 0 Loi d ’inversion AA = 1 AA = 0 Théorème De Morgan (ABC...) = ABC… (ABC...) = ABC...

Chronologie -3000 à 1945 : Prémisse et base (Diode, Booléen, cartes perforées) 1945 à 1955 : Premiers Ordinateurs (Transitor, mémoire à tores) 1955 à 1970 : Mini-informatique (Basic, Arpanet, circuit intégré, C) 1971 à 1976 : Informatique de « Garages » (Unix, Intel 4004, CP/M) 1976 à 1980 : Micro-informatique (Apple II, Dos, Space invaders) 1980 à 1983 : Informatique familiale (Z 80, ZX 81, Intel 8088) 1984 à 1986 : Informatique conviviale (Apple Macintosh, 68000) 1987 à … : Informatique de masses (Atari, Amiga, Clone IBM)

Pré-Historique -3000 : Chine, l'octogone à trigramme -500 : Moyen Orient, l'abaque et le boulier. 1623 : Wilhelm Schickard invente une horloge calculante (+,-,*) 1632 : L'Anglais Oughtred invente la Règle à calcul 1642 : Pascal, la Pascaline (+,-) 1666 : Moreland, la multiplication par additions successives. 1679 : Leibnitz, arithmétique binaire (octogrammes de Fou-Hi). 1694 : Leibnitz améliore la Pascaline (+,-,*,/) 1728 : Falcon construit métier à tisser utilisant les cartes perforées 1820 : Charles-Xavier Thomas, l'arithmomètre (calculette de poche) 1833 : Babbage, imagine et tente de réaliser la machine à différences puis une machine analytique (UC, mémoire, registres…)

Historique 1836 - 1838 : Edward Davy, William Looke et Charles Wheastone, le télégraphe. Samuel Morse, code Morse 1840 : Ada Lovelace, principe itérations successives : algorithme en honneur de Al Khowarizmi (820). 1854 : Boole, Algèbre de Boole 1858 : Le premier cable transatlantique (2ème en 1866) 1867 : Sholes et Glidden, machine à écrire (marque Remington) 1904 : John Fleming, Diode (tube à vide) Lee DeForest, Triode 1907 1919 : Eccles et Jordan, Basculeur (deux triodes) flip-flop, bi-stable 1937 : Alan M. Turing, Machine de Turing 1938 : Thèse de Shannon, BInary digiT (// architecture et Booléen) Création du Versuchmodell 1 ou Z1 (mécanique) 1941 : Création du calculateur binaire ABC (lampes) 1945 : Murray Hopper découvre dans Mark I le BUG

Générations et technologie Première génération Tubes à vide 1939-1955 Deuxième génération Transistors 1955-1965 Troisième génération Circuits intégrés 1965-1980 Quatrième génération LSI, VLSI (Very) Large Scale Integration 1980... 1906 Triode par Lee DeForest 1948 Transfer resistor par Bell 1957 Puce par Texas Instruments et Fairchild Semiconductor Company

Composition d’un ordinateur

Carte mère Clavier / Souris Port Série / Parallèle USB Slots d’extension ISA / PCI Contrôleur Mémoire: EDO SDRAM Quartz CPU Chipset Contrôleur Disque Bios Pile Connecteurs : IDE / Disquette Alimentation

Mémoire Mémoire centrale : Types de mémoires : Stockage des informations sous forme de bits Structure en cellules (taille variable, 1Ko) Chaque cellule possède une adresse Elle est volatile Types de mémoires : RAM : Random Access Memory, accès direct à chaque cellule mémoire, lecture/écriture (mémoire centrale) ROM : Read Only Memory, lecture seulement, non volatile (bios) PROM, EPROM, EEPROM : Programmable Read Only Memory, lecture « seulement », non volatile (un peu partout, bios)

Type de RAM CPU registres cache Bus Mémoire E/S systèmes E/S Taille : 200 o 64 Ko 32 Mo 2 Go Vitesse : 5 ns 10 ns 100 ns 5 ms SRAM : Statique RAM, peu rafraîchie, tant d’accès très court mais cher (registre, cache) : Bascule D DRAM : Dynamique RAM, rafraîchie souvent plusieurs fois par seconde, coût peut élevé (mémoire centrale) : Transistor

Evolution des processeurs Pentium IV 3,06 Ghz HyperThreading

Processeur 8086 Composition en deux groupes ( UC / UI ) : Unité de Calcul Unité Interface AX : Al - Ah BX : Bl - Bh CX : Cl - Ch DX : Dl - Cl BP SP DI SI Généraux IP CS SS DS ES Registres Spécialisés Pile Bus Interne  Bus Externe ALU UES DI GM Drapeaux Composition en deux groupes ( UC / UI ) : Unité d’Exécution & Séquencement et Décodeur d’Instruction Unité Logique & Arithmétique et Gestionnaire Mémoire Registres et Drapeaux

Architecture AMD Athlon

Bus 1 fil = 1 bit 4 Types de Bus : Un Bus permet de transmettre en parallèle plusieurs données entre les différentes unités de l’ordinateur 1 fil = 1 bit 4 Types de Bus : Bus de commande : travail du processeur Bus d’adresse : transmet adresse mémoire lire/écrire Bus de données : transmet données cf. commande Bus d’extensions : ISA, EISA, PCI, AGP, SCSI, USB

Périphériques Entrée/Sortie Interface utilisateur Stockage Réseau

Interruption ? Mon Programme Mon Programme Touche Appuyée ! Traitement Oui Non Traitement Clavier Interrogation : Perte de temps

Interruptions 3 niveaux d'interruption, exception, trappe : NMI (Non Masquable Interrupt) Hardware INTR (Interruption Request) (si IF=1) Hardware INT (Interrupt) Logicielle Interruption : Signal externe "asynchrone" rythmant les opérations du système ( Timer 18,2 x par seconde, touche appuyée sur le clavier ) Exception : Signal interne au processeur ( division par zéro, overflow ) Trappe : Demande explicite de traitement logicielle ( Souris, touche clavier, division par zéro...) Priorité

Déroutement d’un programme Communication Intra-Processeur Demande Processeur NMI IRQ i Int i Terminer instruction en cours INTR 8259 Recherche vecteur dans la table (IDT) Empiler Drapeaux, CS, IP (pile) IF = 0, CS,IP <- vecteur ACQ 8259 Dépiler CS,IP, Drapeaux (pile) CS,IP <- vecteur Informe Autorise Bus Demande Logiciel Périphérique Programme IT Programme Programme Fin IT Traitement IT

Assembleur : Nasm [BITS 16] [ORG 0x0100] [SEGMENT .data] Val equ 12 [SEGMENT .text] BEGIN: jmp .START .FIN: mov ax, $4C00 int $21 .START: mov Var1, 3 jmp .FIN ;END START [SEGMENT .data] Val equ 12 Var1 db 69 Var2 dw 0FFFFh [SEGMENT .bss] Tab resb 100

Déclaration DB : Variable 8 bits DW : Variable 16 bits EQU : Constante RESB : Variable 8 bits RESW : Variable 16 bits BYTE : Taille d'une variable mémoire 8 bits WORD : Taille d'une variable mémoire 16 bits Etiquette : adresse d’une méthode/ branchement .Etiquette : adresse locale

Instructions NOP : Rien MOV : Affectation PUSH : Empiler POP : Dépiler CALL : Appel de sous-programme RET : Retour d'un sous-programme LDS : Chargement double LES : Chargement double INT : Interruption LOOP : Répétition

Instructions Arithmétiques INC : Incrémentation DEC : Décrementation ADD : Addition SUB : Soustraction MUL : Multiplication DIV : Division

Instructions / Bits AND : Et OR : Ou XOR : Ou exclusif NOT : Non SHL : Décalage à gauche SHR : Décalage à droite ROL : Rotation à gauche ROR : Rotation à droite

Instructions Branchement JMP : Branchement inconditionnel CMP : Comparaison de valeur JE : égalité JNE : Différent JA : Supérieur JAE : Supérieur ou égal JB : Inférieur JBE : Inférieur ou égal JC : Retenue JNC : Pas de retenue

Systèmes d’exploitation Interêt : Appels à des matériels différents soient transparents Gestion de ressources : Mémoire, Processeur, Disque, Affichage Fonctions de base : Gestion de la memoire Gestion du processeur Gestion de périphériques Gestion des évènements Gestion des fichiers Interface de commande

Unix Deux grandes familles : Divers : UNuplexed Information and Computer Service 1969 Bell Laboratories (AT & T) : Ken Thompson, Dennis Ritchie et Brian Kernighan Deux grandes familles : System V (AT & T) Berkley Software Distribution Divers : Spix (BULL) - Ultrix (DEC) - HP-UX (HP) AIX (IBM) - Xenis (Microsoft) - SunOS / Solaris (Sun) Linux (Redhat, Corel, Mandrake, Slakware...)

Mac OS Macintosh Operating System Historique : 1ère version : 1984, Apple et Steve Jobs Alto Research Center de Xerox 1998 : MacOS 9 : PowerPC 2001 : MacOS X alias Rhapsody

MS Dos et windows Historique : MicroSoft Disk Operating System 1980 : MS-DOS 1.0, Bill Gate 1985 : Windows 1.0 1993 : Windows NT 3.1 (avec IBM) 1995 : Windows 95 (alias windows 4 et MS-DOS 7) : Systeme d'exploitation : Windows Interpréteur : MS-DOS 2000 : Windows 2000 et Windows Millenium

Ordonnancement des processus Qualités : Equitabilité Efficacité Temps de réponse Temps d'éxuction Rendement Types : Ordonnancement circulaire Ordonnancement avec priorité Files multiples Ordonnancement du plus court d'abord Ordonnancement dicté par une politique Ordonnancement à deux niveaux

Systèmes Processus ou tâches : Utilisateur : Gestion mémoire : Mono-tâche Multi-tâches Utilisateur : Mono-utilisateur (single) Multi-utilisateurs Gestion mémoire : Pagination Mémoire virtuelle

Réseau Deux grandes familles : Intérêt : Problème : Réseaux Locaux d’Entreprise (Local Area Network) Réseaux grand distance (Wide Area Network) Intérêt : Communication inter-sites Partage de ressources (programme, données, matériels) Utilisation de « Farms » / serveur Sensibilité aux pannes Problème : Hétérogénéité des matériels Erreurs de transmission Cohérence et synchronisation

Support Physique de Transmission Les couches réseaux 7 couches ISO du modèle OSI APDU Application Gestion de l’Application PPDU Présentation SPDU Session TPDU Transport TCP - UDP IP Paquet Réseau Fonction de Transport Liaison données Trame Ethernet Bit Physique PDU : Protocol Data Unit Support Physique de Transmission

Type de supports Câble électrique à paire torsadées : Mb/s, Téléphone Câble à paire coaxiales : 10 Mb/s RLE Fibre optique : Gb/s Onde en transmission à vue direct : Faisceaux hertzien, laser infra-rouge, ondes radio Satellites de communication

Les Réseaux Connexion par câble : DCC Matériel : Port série (COM) : 9-10 Ko/s Port parallèle (LPT) : 60-80 Ko/s Nombre d’utilisateur : 2

Les Réseaux Connexion par modem Matériel : Norme V.90 56 000 bps US Robotics X2 Rockwell K56 Flex Nombre d’utilisateur : 2... Equivalent au DCC Connexion prestataire d’accès

Les Réseaux Connexion par carte Matériel : Nombre d’utilisateur : 2... Carte réseau Câble Nombre d’utilisateur : 2... RJ 45 BNC Etoile Bus

INTERNET Transmission Control Protocol / Internet Protocol 1969 : Début du (D)ARPAnet (4 machines) 1972 : Démonstration de ARPAnet Début de la spécification de TCP/IP 1980 : Unix BSD 4.1 inclut TCP/IP 1983 : Utilisation de TCP dans ARPAnet 1988 : Mise en place du Backbone de la NSFnet 1990 : Explosion IP en Europe 1992 : EBONE et RENATER

RENATER REseau National de télécommunication pour la Technologie, l’Enseignement et la Recherche Octobre 1991 : Démarrage expérimental Novembre 1992 : Démarrage opérationnel (70 sites) Eté 1994 : Construction de la dorsale à 34 Mb/s Mai 1995 : 350 sites en 16 réseaux régionaux: 4 téraoctets/mois Décembre 1997 : 583 sites 1998 :Déploiement de RENATER II : (Serfice ATM Fédérateur et d’Interconnextion de Renater) 2000 : 600 sites, 26 NRD

RENATER 2 http://www.renater.fr

http://www.renater.fr

Les Connections http://www.renater.fr

http://www.renater.fr

Réseau Lumière (centre ville) http://www.besancon.org