EXOGAM2 Quelques motivations

Slides:



Advertisements
Présentations similaires
Département fédéral de lintérieur DFI Office fédéral de la statistique OFS Implementing the economic classification revision (NACE / ISIC) in the Business.
Advertisements

THALES Communications Les informations contenues dans ce document sont la propriété exclusive du Groupe THALES. Elles ne doivent pas être divulguées sans.
(Nom du fichier) - D1 - 01/03/2000 FTR&D/VERIMAG TAXYS : a tool for the Development and Verification of RT Systems a joint project between France Telecom.
Survey of the Mobile Market Statistic indicators for June 30th, 2006.
© CEA Tous droits réservés. Toute reproduction totale ou partielle sur quelque support que ce soit ou utilisation du contenu de ce document est interdite.
Laboratoire Composants Optique Hyperfréquences et numerique:
Introduction For new applications : fibre-radio systems
WiRake Wi700 Connectique du Wi700 Type ODC étanche Fibre Monomode et 48VDC paire cuivre connecteur étanche pour câble Hybride composite Hypercable J.C.
TPC Large Prototype: Vers les 7 modules Micromegas
1 Découverte des Outils SI de Cadence Ecole dElectronique Numérique IN2P3 Roscoff 2006 Découverte des Outils dAnalyse dIntégrité du Signal de Cadence ®
Coopération/Distribution DEA Informatique Nancy. Content 4 Introduction - Overview 4 Coordination of virtual teams : –explicit interaction model –explicit.
1 AWAP : Administrable Wireless Access Point Projet de fin détude 2003 Cédric Logeais Mathias Faure.
DETECTORS ? = Détecteurs pour l’imagerie médicale
DETECTORS EPFL / CERN Visible and invisible light Lumière visible et invisible High energetic: Violet is the highest energetic light our eye can see. UV.
Contexte de la carte a réaliser
LIGO – Livingston, LA Virgo, Pisa, Italy LIGO – Hanford, WA LIGO/Virgo triggers pour des recherches de signaux électromagnétiques Sources, résolution angulaires,
P. Colas. Situation: on vient de tester la chaine complète avec 1 des 7 modules New detector : new routing to adapt to new connectors, lower anode resistivity,
Time alignment of the ECAL and HCAL at LHCb.
JTI – Eco-Design Platform (Ecolonomic1 platform)
Ioan Burciu Ioan BURCIU 11/04/2012 Backhaul Les possibilités du 60GHz.
Développement dun produit sur carte DSP pour la mesure de bruit et dimpédance sur une ligne à courant porteur Elèves : Hamid MEGHDADI Claire CHAVET-JABOT.
ATLAS en Dec 09 Jose E. Garcia Fêtes de fin dAnnée DPNC Beam & Schedule SCT, LArg & Trigger 4.Computing 5.Minimum Bias 6.Analysis.
26 janvier 2006 AB/PO/PH G. Simonet 1/15 CONVERTISSEURS DANFYSIK 4 QUADRANTS ±20A ±75V DANFYSIK SYSTEM 7000.
Geneva SSED - TECFA Uni Geneva Lombard F. 30 I 07 Biology Teaching Methods : Impossible convergence ? Point in time in my thesis Selected findings A short.
H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ALICE-MFT et Le Pôle MIcRhAu.
Marketing électronique Cours 5 La personnalisation.
FTTx Fibre instead of copper Pr Nawfel Azami Institut National Des Postes et Télécommunications Agence Nationale de Réglementation des Télécommunications.
VTHD PROJECT (Very High Broadband Network Service): French NGI initiative C. GUILLEMOT FT / BD / FTR&D / RTA
Z SILICON DRIFT DETECTOR IN ALICE When a particle crosses the thickness of SDD electrons are released. They drift under the effect of an applied electric.
28/03/2008 – Journée de doctorant ENSTB DUONG Thanh Nga
Nicolas Dumont Dayot pour le groupe LAr du LAPP
CMS ATLAS LHCb CERN Tier 0 Centre at CERN National Centres Lab a Russia Lab c Uni n Lab b Manno Canada Uni y Uni x Tier3 physics department  Ge  Germany.
Réunion ACTAR - 5 Mars Saclay Gilles Wittwer Présentation du G roupe A cquisition pour la P hysique.
LAr Upgrade Démonstrateur et l’implémentation d’IPbus
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.
21 janvier Bonjour Olivier, J’ai étudié ici la possibilité pour nous de prendre le « Common L1 module » en place du.
Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 14/10/2013
Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego Terront Expérience ILC Informatique pour la R&D des détecteurs silicium par Diego.
TREND GRANDproto DAQ system
ASPIC Front-end CCD Readout Circuit For LSST camera
Présentation du nouveau Site Hercules. Plan Nouvelle ergonomie Nouvelle base de données Nouvelle procédure d’inscription Nouveaux outils d’administration.
1 Christophe OZIOL / Beng yun KY I NSTITUT DE P HYSIQUE N UCLÉAIRE O RSAY DALTON D IGITIZER FROM ALTO VIA N ARVAL VLSI JUIN 2012.
Premiers pas vers l’upgrade du système de déclenchement d’ATLAS : le démonstrateur LArg 1 Nicolas Dumont Dayot/Jasmin Fragnaud- Réunion jeudi LAPP - 20/11/14.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning,
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Banc Omegapix2 3D/Digital Firmware/Software O. LE DORTZ LPNHE Paris 29 octobre 2013/ Réunion PPS.
Journées VLSI FPGA PCB IN2P3 5-7 juin, 2012 A. Boujrad GANIL - CAEN NUMEXO2_P2 Numériseur 16 voies (14 bits / 200MHz) pour Exogam Abderrahman BOUJRAD GANIL.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
Développements autour d’ ATCA et ROD pour le HL-LHC au LAPP A. Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot I.Wingerter.
Imane Malass Icube, University of Strasbourg and CNRS 1 1 Développement d’un convertisseur de temps hybride avec une résolution de 10 ps et une large dynamique.
Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.
L.LETERRIER – SCATS Sixteen Channel Absolute Time Stamper Journées VLSI PCB FPGA IAOCAO IN2P3 C. Beigbeder 1, D. Breton 1, S.
La DAQ pour les projets ANR et EUDET Remi Cornat, Julie Prast Pour la collaboration SOCLE – 19 Novembre 2007.
CEA / DSM / IRFU Mesures de charges et de temps avec l’ASIC SCOTT Journée VLSI / IN2P3 22 Juin 2010 Pour l’IRFU F. Guilloux, E. Delagnes.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
PERFORMANCE One important issue in networking is the performance of the network—how good is it? We discuss quality of service, an overall measurement.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
UBC104 Embedded Systems Review: Interrupts & Timers.
L’Electronique Back-End du Détecteur SciFi
1 Virtex-5 FXT 100 FPGA/KIT ML523
Acquisition autonome carte ASM (A 3SM)
Le point sur notre participation à l’ETD (Electronique, Trigger, DAQ)
Phase-Locked Loop Design S emiconducto r S imulation L aboratory Phase-locked loops: Building blocks in receivers and other communication electronics Main.
beam charge measurements
Commande embarquée de moteurs
Status Daq µTCA et carte Asm
Transcription de la présentation:

EXOGAM2 Quelques motivations Exogam 2 c’est principalement l’évolution de l’électronique et du DAQ d’Exogam Meilleure localisation des γ incidents => Flash ADC et filtrage numérique Réduction du temps Mort => transmission à haut débit (qq Ghz) Fort taux de comptage => Méthode ADONIS (100 Khz) Problème de maintenance VXI (obsolescence, expertise) => choix de l’ATCA (expertise Agata )

EXOGAM2 Système de détection CsI 16 clovers = 64 cristaux 1 cristal = 4 segments Soit : 64 Inners 256 segments 64 CsI 64 BGO De « Rencontre des jeunes chercheurs la houche 2007», Doan Quang Tuyen

EXOGAM2 Architecture Générale Differential Preamplifiers 2 crystals / 1 NIM board => 32 NIM boards 7 differential analog signals per crystal ICR < 100kHz per crystal Fast Analog to Digital Conversion 16 clovers = 64 crystals 8 links per ATCA carrier (1.4 Gb/s per ADC channel) 1 link per ATCA carrier ( 2 Gb/s) KALMAN processing EXOGAM2 1 link per ATCA carrier DAQ Digital Processing Global Trigger and Synchronization 1 link per hub ( 6 MB/s per crystal) 1 GTS supervisor and 16 GTS mezzanines 1 clover / 1 ATCA carrier => 16 carriers

EXOGAM2 Spécifications Parameters: - Inner: E6MeV, E20MeV, Time, Time Stamping - Outers: E6MeV, Emirror, T30, T60, T90 - BGO : Energy, veto - CSI: Energy, veto 2) Counting and data readout rate: - Maximum counting rate: 100kHz per crystal - Maximum data readout rate, (about 30 Bytes per crystal) : 3 MB/s per crystal 3) Trigger considerations: - Triggerless: Crystal parameters validation from inner discrimination signal - Event trigger: Event validation from multiplicity signal - Common dead time: Event validation from EXOGAM2 multiplicity and ancillary detectors signals 4) High counting rate spectroscopy : - ADONIS (Algorithmic Development framewOrk for Nuclear Instrumentation and Spectrometry) : Energy processing based on a Kalman filter. - Main benefits: no tuning versus ICR, no balistic deficit.

EXOGAM2 Synoptique de « Digitiseur » NUMEXO2 ½ NIM ADC Front End layout: 1 crystal

EXOGAM2 NIM ADC Front End layout: prototype 1 crystal Optical Transmitters and Transceivers Ethernet Serial Link Analog Inputs Inspections Start/Stop

EXOGAM2 NIM ADC Front End layout: prototype 1 crystal ZL60101 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitters 8 raw digital samples lanes (14 bits@100MHz): (2 inners, 4 outers, 1 BGO, 1 CsI) Virtex 4 software /firmware blocks: Linux Communication links: Ethernet, Serial link ADC setup Analog and digital inspections Offset preamps control Start/stop transceiver ADC raw samples readout Synchronization (measurement of the raw samples time transmission for each lane) ADC self test ZL60301 (4+4) x 2.7 Gbps Parallel Fiber Optic Link Transceivers 4 Receivers: (Synchronization , 100 MHz clock, 5 Offsets data, Reset) 2 Transmitters: (Start/Stop, Synchronization Return) 3M MDR connector,102 serie (2*20) 7 analog differential inputs from preamps: (1 inner, 4 outers, 1 BGO, 1 CsI) 5 analog differential outputs to preamps: (1 inner, 4 outers) 2 Lemo 00 coaxial connectors, 50Ω Start/Stop NIM Input/output

EXOGAM2 The ATCA processing AGATA ATCA carrier - START/STOP input Digital Processing I/O 1 NIM ADC FE board Traitement num é rique CRYSTAL A CRISTAL A SFP0 - I/O GTS supervisor Inner samples fast readout SFP1 Traitement num Digital Processing é rique CRYSTAL B CRISTAL B - Parameters fast readout (Fabric interface) Traitement num Digital Processing é rique I/O 1 NIM ADC FE board CRYSTAL C CRISTAL C Slow Control Ethernet (Base interface) Traitement num Digital Processing é rique CRISTAL D CRYSTAL D Shelf management 48V power ATCA carrier layout: 1 clover